Устройство для определения старшего значащего разряда

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН.09) (И) See G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOlVlV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 723573 (21) 3474919/18-24 (22) 22.07.82 (46) 23.10,83. Бюл. N 39 (72) М.И.Дорман и 6.С.Тархов (53) 684.325(088.8) (56) 1. Авторское свидетельство СССР .

Н 723573, кл. G 06 F 9/46, 1978 (про-. тотип). (54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

СТАРЯЕГО ЗНАЧАЩЕГО РАЗРЯДА по авт.св.

Ю 723573, о т л и ч а ю щ е е с я тем, что,с целью расширения функци" ональных возможностей за счет последовательного выделения единиц из и-разрядного двоичного кода, в него дополнительно введены 0-триггер и элемент И, причем выход (и-1)-го элемента И-НЕ соединен с 0-входом

0-;; риггера и с выходом окончания цикла устройства, 1-выход устройства (где 1,2...n) подключен к входу, К УК-триггера i -ro разряда, входы U всех разрядов соединены с входом логического ",0" устрой» ства, входы С УК-триггеров всех разрядов подключены к выходу дополнительного элемента И, входы S УК-триггеров являются входами исла устрой;, ° ства, первый. вход дополнительного элемента И соединен с прямым выходом 0-триггера, второй его входс входом С 0-триггера и с тактовым входом устройства, а третий входс входом режима устройства.

45

1 10499

Изобретение относится к вычислительной технике, в частности к многоканальным устройствам приоритета систем обмена данными.

По основному авт>св. t" 723573 известно устройство для определения старшего значащего разряда, содержажащее и-разрядный регистр, (n-1) элементов И-НЕ, (n-1) элементов

И, (и-2) элементов НЕ ° прямой 10 выход nepeoro разряда регистра соединен с первой выходной шиной, инверсный выход первого разряда ре" гистра соединен с первым входом первого элемента И, инверсный выход каждого (-го разряда регистра,где

1,2,...п, соединен с первым вхо дом 1,1 -1) -го элемента И-НЕ, выход каждого J -элемента И-НЕ, где j -1,2, ...,(и -2), подключен через j -й элемент НЕ к первому входу (j+1)-го элемента И, выход каждого к-го элемента И соединен с (к+1) -ой выходной шиной устройства, где k = 1,2, ...,(t1-1), выход каждого ) -элемента 25, И-НЕ соединен с вторым входом g -ro элемента И, а выход р-ro элемента HE где P = 1,2...)n-2),подкпючен к вто-, рому входу (p +1) -го элемента И-НЕ, инверсный выход первого разряда регистрасоединен с вторым входом пер-,. вого элемента И-НЕ, а выход (n-1) -го элемента И-НЕ подключен к второму входу (!1-!) -го элемента (1J .

Недостатком этого устройства является то, что оно не позволяет осуществлять последовательное выделение единиц из rl -разрядного двоичного кода и определять позиции выделенной единицы, что сужает функциональные

40 возможности аппаратуры.

Цель изобретения - расширение функциональных возможностей за счет последовательного выделения единиц из !! -разрядного двоичного кода и. областей применения.

Поставленная цель достигается тем, что в устройство для определения старшего значащего разряда дополнительно введены 0-триггер и элемент И, причем выход (n-1) -го элемента И-НЕ соединен с выходом окончания цикла устройства и с 0-входом 0-триггера, i-выход устройства (где 4 = 1,2..., h ) подключен к входу

К УК-триггера s -разряда, входы ц 55 всех разрядов соединены с входом логического "0" устройства, входы . С УК-триггеров всех разрядов подклю-,, чен к выходу дополнительного элемента И, входы S УК-триггеров являют-ся входами числа устройства, первый вход дополнительного элемента И соединен с прямым выходом 0-триггера, второй же его вход - с входом С

0-триггера и с тактовым входом уст"! ройства, в третий вход - с входом режима устройства.

На чертеже приведена функциональная схема устройства.

Устройство содержит 1! -разрядный регистр 1 элементы И-НЕ 2,, элементы

И 3, элементы НЕ 4, выходы 5 устройства, входы 6 устройства, элементы

И 7, тактовый вход 8 устройства, 0-триггер 9, вход 10 режима устройства, выход 11 окончания цикла устройства, вход 12 логического> "0" устройства.

Устройство работает следующим образом.

Возможно два режима работы схемы.

Выделение старшего значащего разряда и последовательное выделение единиц из и -рязрядного двоичного кода с определением веса позиций выделенной единицы. На входах (> всех

УК-триггеров нулевой потенциал.

В режиме выделения старшего значащего разряда элемент И7 закрыт нулевым потенциалом на входе 10. На входах (1, К и С - нулевой потенциал.

По переднему фронту импульса записи синхронизированного,с тактовыми им" пульсами) из внешнего устройства через входы 6 записывается анализируемый код в регистр (младший разряд csepxy). Схема распределяет потенЦиалы таким образом, что единица старшего разряда, распроетранясь на младшие разряды, запрещает прохождение сигналов значащих цифр ". на выходы младших разрядов устройства независимо от того, какое число записано в пределах разрядности.

Сигнал, равный единице присутствует на том выходе 5, номер которого соответствует разряду регистра 1,, в котором записана старшая единица анализируемого кода. На всех остальных выходах 5 должен быть "0" независимо от состояния других разрядов регистра.

В режиме последовательного выделения единиц из 1т -разрядного двоичного кода работа устройства . делится на такты,в каждом из которых происхо3 10 дит выделение очередной единицы.

В этом режиме на Элемент И 7 пода" ется положительный потенциал с входа

10 ., На выходе 1 1 и íà I3 -входе

„D.-триггера положительный потенциал, если в анализируемом коде имеется хотя бы одна единица. Сигнал выделенной единицы с выхода 5, номер которого соответствует разряду с за-:. писанной старшей единицей анализируемого двоичного кода, поступает на вход К УК-триггера того же разряда, По переднему фронту первого тактового импульса, D -триггер переходит в единичное состояние, открывая элемент И 7.

По заднему фронту первого тактово.го импульса сбрасывается в ноль разряд, содержащий старшую единицу. Все остальные разряды сохраняют свое состояние. Следующий сигнал единицы с. выхода 5, номер которого соответствует разряду старшей единицы оставшего ся двоичного кода в регистре 1, по"

"9910 . 4 . ступает на вход К этого разряда.

Второй тактовый импульс переводит этот разряд в нулевое состояние.

Далее устройство работает аналогично. По заднему фронту тактового им пульса, сбрасывающего в ноль разряд с записанной младшей единицей анализируемого кода, устанавливается "0" йотенциал на выходе 11 и

10 наО -входе D --триггера. Следующий тактовый импульс, по переднему фронту, переводит Э -триггер в нулевое состояние, элемент И7 закрывается.

Цикл выделения единиц заканчивается при появлении нулевого потенциала на выходе 11.

Применение изобретения позволяет ,решать задачу выделения старшего значащего разряда, осуществлять по20 следовательное выделение. единиц из й-разрядного двоичного кода и определять вес позиции выделенной единицы, что значительно расширяет область его применения.

1049Э10

Составитель М.Кудряшев

Редактор О.Бугир Техред А.Бабинец Корректор А.llosx

Заказ 8427/4б Тирам 766 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

3 f3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. ужгород, ул. Проектная, 4

Устройство для определения старшего значащего разряда Устройство для определения старшего значащего разряда Устройство для определения старшего значащего разряда Устройство для определения старшего значащего разряда 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи
Наверх