Дифференцирующее устройство

 

ДИФФЕРЕНЦИРУЮВдаЕ УСТРОЙСТВО, содержащее группу ячеек памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя импульсов, а выходом - с соответствующим входом суммирующего усилителя, подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределителя импульсов соединен с шиной тактовой частоты, о т л и ч а тем , что, с целью ю щ е е с я упрощения устройства, каждая «гейка памяти содержит ключ и эапсминанжшй конденсатор, подключенный первой обкладкой к первой входной клемме устройства, а второй обкладкой - к выходу ячейки памяти и к сигнальному i входу ключа, соединенного управляющиь входом с управляющим входом ячейки памяти, а выходом - с второй входной клеммой устройства. d

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

119) (11) ) 1) G 06 G 7/184

ОПИСАНИЕ ИЗОБРЕТЕНИЯ вЂ” !

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3462473/18-24 (22) 02.07.82 (46) 30.10.83. Бюл. М 40 (72) 10.N.Åôàíoâ и С.И.Ткаченко (71) Специальное конструкторско-тех нологическое бюро с опытным производством Института проблем криобио.,логии и криомедицины AH Украинской

ССР (53) 681.335 (088.8) (56) 1. Авторское свидетельство СССР

9 928368, кл. G 06 G 7/184, 1980.

2. Авторское свидетельство СССР

Р 903902, кл. Q 06 Q 7/18, 1980.

3. Авторское свидетельство СССР

В 301173, кл. С 06 G 7/18, 1969 (прототип).,(54)(57) ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО, содержащее группу ячеек памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя импульсов, а выходом — с соответствующим входом суммирующего у-илителя, подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределителя импульсов соединен с шиной тактовой частоты, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, каждая ячейка памяти содержит ключ и запоминающий конденсатор, подключенный первой обкладкой к первой входной клемме устройства, а второй обкладкой — к выходу ячейки памяти и к сигнальному входу ключа, соединенного управляю- Е

О щим входом с управляющим входом ячейки памяти, а выходом - с второй входной клеммой устройства.

1О51547

Изобретение относится к автоматике и вычислительной технике и пред. назначено для дифференцирования аналоговых сигналов.

Известно дифференцирующее устройство, содержацее запоминающие конденсаторы к ключи (1) .

Известно также дкфференцирующее устройство, содержащее запоминающие конденсаторы, ключи, входной резистор, дифференциальный усилитель, триггер, элементы.И и ИЛИ-НЕ, фильтр высоких частот и фазовый детектор (21.

Общим недостатком известных устройств является пониженная чувствительность при дифференцировании медленноизменяющихся сигналов.

Наиболее близким к предлагаемому является дифференцирующее устройство, содержащее группу ячеек, памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя управляюцих импульсоь", а выходом — с соответствующим входом суммирующего усилителя, подключенного выходом через 25 фильтр нижних частот к выходу устройства, причем вход распределителя управляющих импульсов соединен с шиной тактовой частота и с выходом элемента задержки, подключенного входом к тактовому выходу амплитудного модулятора, соединенного входом с входом устройства, а прямым и протинофазкым информационными выходами с несколькими входами нечетных и четных ячеек памяти соответственно 35 выполненных на магнитных аналоговых усредняющих элементах P) .

Недостатком прототипа является сложность устройства.

Щ

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в дифференцирующем устройстве, содержащем группу ячеек памяти, каждая из которых соединена управляющим входом с соответствующим выходом распределителя импульсов, а выходом — с соответствующим входом суммирующего усилителя подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределителя импульсов соединен с шиной тактовой частоты, каждая ячейка памяти содержит ключ и запоминающий конденсатор, ° Ф Ф подключенный первой обкладкой к первой входной клемме устройства, а второй Обкладкой — к выходу ячейки памяти и к сигнальному входу ключа, соединенного управляющим 6Î входом с управляющим входом ячейки памяти, а выходом - c второй входной клеммой устройства.

На чертеже кзображена блок-схема . дифференцирующего устройства. 65

УстРойство содержи- группу

1 памяти, каждан из которых содержитключ 2 и запоминающий конденсатор 3, подключенный первой обкяадк<,й к первой входной клемме устройства, а второй обкладкой — к выходу я-:ейкк

1 памяти к к сигнальному входу ключа 2, соединенного управляющим входом с упраняяющим входом ячейки 1 памяти, а выходом -: с второй нходной клеммой устройс-.rr=. Каждая ячейка 1 памяти соединена управляющим

ВХОДОМ С СООТНЕT< ÃÅ" .С:а7ЛМ БЫ <ОДОМ распределителя 4 кмпуль=он, == выходом — с соответстну"ощим входом сум= мирующего усилите: н 5. Выход усилителя 5 через ф ::-тр б нижних ча..тот подключен к ьь:.Оду устройства, з вход распределителя 4 соединен с шиной 7 тактовой частоты.

Дкфференцкрующее Устройство работает следующим Образом

На входные клеммы поступаeû д-фференцкруемый аналоговый ск"rreë,. а на вход распределителя 4 кмпульсон импульсы тактовой частоты, При этом на выходах распределителя 4 фармкруетсн Оследонательност управляющих кмпульсон. Прк поступлении этих импульсон на управляющие нх.:ды соответствующих ключей 2 эт:- клю-лк открываются (замыкаютсн), т.е, про-исходит подключение ссо=нетстну;-га:.,:го запоминающего конденсатора 3 к входным клеммам устройства, Прк этом напряжение на подклю-:.энном запоминающем конденсаторе 3 становится pàнным входному дифферекцкруемому напряжению. Все осталькое время, т,е, в паузах между подключениям.;. к входным клеммам, соответствующие ключи 2 разомкнуты и конденсаторы 3 подключены между соответствующими входамк суммирующего усилителя 5 к первой верхней на чертеже - входной леммой. При этом входное напряж н.*-.е через запоминающие конденсаторы 3

ПОСтулаЕт На СООТНЕТOr.ÇóÞùÊЕ НХОДЫ суммирующего усилителя 5, который осуществляет с.„ммкронанке с раннымк коэффициентами передачи по всем входам, Хаким образом, н каждый текущий момент времени один и=- запоминающих конденсатсрон 3 всегда подключен к нходньм клеммам ус.тройства, н то время как приращения входного напряжения относительно трех запомненных значений через остань= ные запоминающие конденсаторы поступают ка входи суммирующего усилителя 5. Поскольку управляющие импульсы поступают на ключи 2 последо= вательно, соответственно прэисхс;..кт к запоминание конденсаторамк 3 текущих значений входного напряжения,. а значит и компенсация абсолютнс!. величины вхОднОГО напряженин Б пределах цикла опроса-,напк." к, :a=-тому

1051547

"п р="(r i) Чувствительность устройства определяется количеством запоми)5 нающих конденсаторов и ключей, периодом тактовой частоты и коэффициентом усиления суммирующего усилителя, причем при увеличении количества запоминающих конденсаторов и управляемых ключей улучшаются технические характеристики устройства.

Испытания -макета устройства показали, что при скорости изменения входного сигнала 15 мкВ/с уровень выходного сигнала составляет около 1В(п =10, с 0,1 с), паразитная tlocTQHHHBH,âpåìåíè — менее 1 с.

Изменяя период тактовой частоты можно осуществлять измерение производных в динамическом диапазоне до

200 дБ.

Таким образом, предлагаемое устройство вследствие конструктивного совмещения выполнения операций за35 поминания значений входного напряжения и формирования приращений относительно этих запомненных значений более просто в технической реализации, по сравнению с прото4О типом, Составитель С.Казинов

Редактор E.Ïàïï Техред N.Tenep Корректор А.Тяско

Заказ 8670/49 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб... д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 в пределах одного цикла-опроса-записи сигнал на выходе суммирующего усилителя 5 равен

Г - . ых k (Q )gj(<-l)g) где М» — параметр скорости изменения входного сигнала, с, в пределе производной д 0 » /dt;

K> — коэффициент передачи суммирующего усилителя по каждому иэ входов, с — период тактовой частоты, 4 — текущий момент времени в пределах периода тактовой частоты;

1,2,..., (ll- 1);

П вЂ” количество задействованных входов суммирующего усилителя.

Изменение напряжения на запоминающих конденсаторах 3 носит ступенчато-возрастающий или убывающий ( в зависимости от изменения входного сигнала) характер. При этом частота изменения напряжения на каждом из запоминающих конденсаторов 3 соответствует частоте циклов опроса-записи, т.е. частоте появления управляющих импульсов на соответствующих выходах распределителя 4. Необходимо отметить, что входное сопротивление суммирующего усилителя 5 по каждому из входов должно составлять десятки-сотни мегаом (и более) с тем, чтобы не происходил подзаряд запоминающих конденсаторов 3 входными токами усилителя при подключении запоминающих конденсаторов 3 между первой входной клеммой и соответствующими входами суммирующего усилителя 5. Сигнал с выхода суммирующего усилителя 5 поступает на вход фильтра 6 нижних частот, где происходит его сглаживание, и с выхода фильтра 6 подается на вы-, ход устройства. При значении.производной равном нулю или при изменении знака производной соответственно становится равным нулю или изменяет знак и величину сигнал с выхода устройства. Паразитная постоянная времени при этом всегда неизменна и состав 0 ляет