Устройство синхронизации

 

1. УСТРОЙСТВО СИНХРОНИЗАЦИИ приемника сигналов вида частотно-времеиной матрицы, содержащее N трактов обработки сигналов, каждый из которых содержит последовательно соедине.нные формирователь когерентного сигнала, перемножитель, фильтр манипуляции, формирователь прямоугольных импульсов, дифференциальный блок, селектор отрицательных импульсов, формирователь единичных импульсов и RS-триггер, причем вторые входы перемножителей объединены и являются входом устройства, последовательно соединенные фильтр нижних частот и п-разрядный аналогоцифровой преобразователь ( п 1,2, 3...) , а также последовательно соединенные генератор тактовых импульсов , блок управления, делитель частоты и дополнительный блок управления , к соответствующим входам которого подключены выходы г разря- . дов ( г 1,2,3,.. . г) п -разрядного аналого-цифрового преобразователя, вахояьз: п - г разрядов которого подключены к соответсвующим входам блока управления, отличающееся тем, что, с целью повышения помехоустойчивости,-в него введены сумматор, блок контроля, кольцевой регистр, а в каждый тракт обработки сигналов последовательно соединенные дополнительный дифференциальный блок, дополнительный селектор отрицательных импульсов и дополнительный формирователь импульсов , выход которого подключен к S -входу RS-триггера, а также последовательно соединенные элемент ИЛИ и ключ, выход которого подсоединен к входу формирователя когерентного сигнала, а второй вход объединен с вторым входом пёремножителя , при этом первые входы элементов ИЛИ трактов обработки сигналов объединены и подключены к выходу блока контроля, а вторые вхо (Л ды объединены с входами Дополнительных дифференциальных блоков и подключены к соответствующим выходам кольцевого регистра, вход которого подсоединен к выходу дополнительного блока управления, выход RS-триггера каждого тракта обработки сигналов подключен к соответствукицему входу сумматора, выход которого подел ключен к входу фильтра нижних час00 00 тот, а входы блока крнтроля подсоединены к выходам r+l разряд6в г -разрядного аналого-цифрового преобразоо вателя... 2. Устройство па п.1, отлио: чающееся тем, что, блок контроля содержит два элемента ИЛИ, выходы которых подключены к входам элемента равнозначности, выход которого является выходом блока контроля , и г+1 элементов НЕ, выходы которых подключены к входам первого элемента ИЛИ, а входы объединены с соответствующими входами второго элемента ИЛИ и являются входами блока контроля.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.,л г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3458408/18-09 (22) 25.06.82

:(46) 07..11.83..Бюл. 9 41 (72) В.Ц.Бабич, О.П.Лежнюк, A.В.Плешков и С.B.Сосновый (53) 621.376.56(088.8) (56) 1. Заездный А.М.,Окунев Й.Б., Рахович Л.N. Фаэоразностная модуляция. М,, Связь ., 1967,с..267, рис. 6.10. !

2.Авторское свидетельство СССР

Р 907832, кл. H 04 J 1/14, Н 04 J 3/06, 1980 (прототип). (54) (57) 1. УСТРОЙСТВО СИНХРОНИЗАЦИИ приемника сигналов вида частот-.: но-временной матрицы, содержащее

К трактов обработки сигналов; каждый из которых содержит последовательно соединенные формирователь когерентного сигнала, перемножитель, фильтр манипуляции, Формирователь прямоугольных. импульсов, дифференциальный блок, селектор отрицатель-.. ных импульсов, формирователь единичных импульсов и R5-xpzrrep, причем вторые входы перемножителей объе-динены и являются входом устройства, последовательно соединенные фильтр нижних частот и и-разрядный аналого", цифровой преобразователь (и =1,2, 3...), а также последовательно соединенные генератор тактовых импульсов, блок управления, делитель частоты и дополнительный блок управления, к соответствующим входам которого подключены выходы г разря-, дов (г =1, 2, 3,... < n) n -разрядного аналого-цифрового преобразователя, выходы и — г. разрядов которого под-. ключены к соответсвующим входам блока .управления, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости..в него введены

„„Я0„„1053306 А

Згб)) Н 04 3 1/14; Н 04 1 3/06 сумматор, блок контроля, кольцевой регистр, а в каждый тракт обработки сигналов последовательно соединенные дополнительный дифференциальный блок, дополнительный- селектор отрицательных импульсов и доfLoJIHHTBJlbHHA формирователь импульсов, выход которого подключен к

5 -входу RS-триггера, а также последовательно соединенные элемент

ИЛИ и ключ, выход которого подсоединен к входу Формирователя когерентного сигнала,а второй вход объединен с вторым входом перемножителя, при этом первые входы эле- . ментов ИЛИ трактов обработки сиг" налов объединены и подключены к вы- g ходу блока контроля, а вторые входы объединены с входами дополнительных дифференциальных блоков и подключены к соответствующим выходам С, кольцевого регистра, вход которого подсоединен к.выходу доПолнительного блока управления, выход g5-триг.. гера каждого тракта обработки.сиг- М налов подключен к соответствующему входу сумматора, выход которого подключен к входу фильтра нижних час- ©l тот, а входы блока контроля одсое- ©© динены к выходагг г +1 разрядов и-раэ- рядйого аналого-цифрового преобразо-. вателя. (" )

2. Устройство па п.l, о т л ич а ю щ е е с я тем, что, блок контроля содержит два элемента ИЛИ, выходы которых подключены к входам элемента равнозначности, выход которого является выходом блока конт- ф, роля, и г +1 элементов НЕ, выходы которых подключены к входам первого элемента ИЛИ, а входы объединены с г соответствующими входами второго элемента ИЛИ и являются входами блока контроля.

1053306

Изобретение относится к синхронизации многоканальных систем связи с многочастотными составными сигналами вида частотно-временной матрицы для передачи дискретных сообщений по каналам с многолучевым распространением радиоволн и может быть использовано в приемниках дискретных сигналов вида частотно-временной матрицы.

Известно устройство синхрониза- lo цик в многоканальных системах связи с вэаимноортогональными сигналами и фазовой манипуляцией, содержащее объединенные по входу формирователь когерентного сигнала и перемножи- 15 тель, выход которого подключен к сигнальному входу интегратора,а к второму входу перемножителя подключен выход формирователя когерентного сигнала, а также генератор тактовых импульсов, выход которого подключен к сигнальным входам первого и второго блоков управления, к знаковым входам которых подключены выходы соответствующих блоков определения знаков, а выходы блоков управления подключены к входам со 4О

45 Цель изобретения — повышение помехоустойчивости.

Поставленная цель достигается тем, что в устройство синхронизации приемника сигналов вида частотно-временной матрицы, содержащее и трактов обработки сигналов, каждый из которых содержит последовательно соединенные формирователь когерентного сигнала, перемножитель, фильтр манипуляции, формирователь прямоугольных импульсов, дифференциальный блок, селектор отрицательных импульсов, формирователь- единичных импульсов и RS-триггер, причем вторые входы перемножителей объединены и являются входом устройства, последовательно соединенные фильтр нижних частот и и-разрядный ответствующих управляемых, делителей частоты.

Однако зто устройство не обеспечивает выделения импульсов синхронизации s многоканальных синхроинык системах связи с частотно-временным разнесением, например в многоканальных системах связи, в которых групповой сигнал представляет собой сигнал вида частотно-времЕниой матрицы (ЧВМ).

Наиболее близким по технической сущности к изобретению является устройство синхронизации в многоканальных системах связи с вэаимноортогональными сигналами н фазовой манипуляцией, содержащее Й трактов обработки сигналов, каждый из которых содержит объединенные по входу формирователь когерентного сигнала и перемножитель, выход которого подключен к сигнальному входу интеграатора,а к второму входу перемножителя подключен выход формирователя когерентного сигнала, а также генератор тактовых импульсов, выход которого подключен к сигнальным входам первого и второго блоков управления, к знаковым входам которых подключены выходы соответствующих блоков . 55 определения знаков, а выходы блоков управления подключены к входам соответствующих делителей частоты, два аналого-цифровых преобразователя, последовательно соединенные 60 фильтр манипуляции, формирователь прямоугольных импульсов и дифференциальный блок, а также две цепи обработки сигнала, каждая нз которых состоит иэ последовательно соединенных селектора отрицательных импульсов, формирователя единичных импульсов, RQ-триггера и фильтра нижних частот, выходы которых подключены к входам блоков определения знаков и через соответствующий аналогоцифровой преобразователь к цифровым входам соответствующих блоков управления, при этом выход перемножителя подключен к входу фильтра манипуляции, выход дифференциального блока подключен к входам селекторов отрицательных импульсов, а выходы управляемых делителей частоты подключены к входам формирователя ко« гереитного сигнала, интегратора и вторым входам RS-триггеров соответствующего канала обработки сигнала.

Однако известное устройство синхронизации обладает низкой помехоустойчивостью и надежностью при приеме сигналов вида частотно-временной матрицы в условиях действия сосредоточенных по спектру (и во времени) помех, поражающих отдельные элементы частотно-временной матрицы, а также в каналах связи с частотно-селективными замираниями, характериэуемами изменениями уровня сигнала на каждой из частот. В известном устройстве Определение временных границ принимаемой ЧВМ, а также временных границ отдельных ЧВМ осуществляется путем выделения и анализа rpàниц только одной иэ выделенных частот ЧВМ. На основании этого анализа, осуществляется подстройка фазы управляемого генератора импульсов синхронизации для каждого из каналОВ и для ЧВИ В целОм (пО ОДНОЙ из выделенных частот).В том случае, если выделенная частота поражена сосредоточенной помехой или же подвержена селективному федингу, будут происходить срывы синхронизации, что приведет к потерям связи, поскольку синхронный приемник при нарушенной синхронизации работать не может.. : 1053306

i аналого-цифровой преобразователь (и =1, 2,3. ° .), а также последова.тельно соединенные генератор тактовых импульсов, блок управления, делитель частоты и дополнительный блок управления, к соответствующим входам которого подключены выходи, и разрядов (г=1,2,3...

RS -триггера, а также последователь- но соединенные элемент ИЛИ и ключ вйход которого подсоединен к входу формирователя когерентного сигнала а второй вход объединен с вторым,, вхбдом перемножителя, при этом первые входы элементов ЙЛИ трактов об работки сигналов объедйнены и под-. ключены к выходу блока контроля; а вторые входы объедйнены с входами дополнительных дифференциальных блоков и подключены к соответствующим выходам кольцевого регистра, вход которого подсоединен к выходу дополнительного блока управления, вы1ход RS-триггера каждого тракта об работки сигналов подключен к соог" ветствующему входу сумматора, выход которого подключен к входу фильтра нижних частот, .а входы блока контроля подсоединены к выходам и+1 раз-. рядов п-разрядного аналого-цифрово-, 40 го преобразователя.

Причем блок контроля содержит два . элемента ИЛИ, выходы которых под- ключены к входам элемента .равнозиач НОстиу ВыхОд KoTopo1"О яВляется Вы 4$ ходом блока контроля, и и+1 элемен° тов НЕ, выходы которых подключены к входам первого элемента ИЛИ, а выходы .объединены с соответствующими, входами второго элемента ИЛИ и яв-. ляются входами блока контроля.

На фиг.l представлена блок-схема устройства синхронизации; на фиг.2то же, блок контроля) на фиг.З и 4 -; временные диаграммы .

Устройство синхронизации содержит, и трактов обработки 1 сигналов, каждый из которых содержит перемножитель 2, формирователь 3 когерентного сигнала, ключ 4, элемент ИЛИ 5, фильтр 6 манипуляции, форм рователь

7 прямоугольных импульсов, дифференциальный блок 8, селектор 9 отрицательных импульсов, формирователь

10 единичных импульсов, Р5-триггер .11, дополнительный дифференциальный блок 65

12, дополнительный селектор 13 о. рицательных импульсов, дополнительный формирователь 14 импульсов, сумматор 15, фильтр 16 нижних частот, и -разрядный аналого-цифровой преобразователь (АЦП) 17, блок 18 управления,генератор 19 тактовых импульсов, делитель 20 частоты, дополнительный блок 21 управления, кольцевой регистр 22 и блок 23 контроля.

Блок контроля 23 содержит два элемента ИЛИ 24, +1 элементов НЕ 25 и элемент 26 равнозначности.

Устройство работает следующим образом.

На вход устройства синхронизации поступает многочастотный сигнал вида.ЧВМ (Фиг.За). Групповой сигчал представляет собой последовательность радиоимпульсов на разных частотах (У,Е2,... Е„; фиг. За и 5), смещенных во времени на интервал (=Тс/8i где Тс - длительность группового сйгнала). На фиг.3а знаки + и - отображают фазовую манипуляцию радиоимпульсов каждого канала. При этом + соответствует начальной фазе радиоимпульса (сЦ, а соответствует фазе .Ы+У) . В каждом из трактов обработки l с помощью перемножителя 2, 4ормирователя

3 когерентного сигнала и фильтра 6 манипуляции осуществляется фаэовое детектирование сигнала, передаваемого на данной частоте. Вид продетектированного сигнала (на выходах

Фильтров 6 манипуляции), передаваемого на каждой иэ частот (f f, Еэ, Е4 и fg), показан на фиг.36. Формирователи 3 когерентных сигналов каждого из трактов обработки 1 обес-. печивают формирование сигналов, ко-,, герентных с рабочими канальными сигналами на каждой из частот, и могут быть построены, например, по схемам Пистолькорса, Снфорова или Костаса. На формирователи 3 когерентных сигналов рабочий сигнал с входа устройства синхронизации поступает через ключи 4, которые В началь ные моменты времени, характеризуемые отсутствием синхронизации, являются включенными. Полоса частот фильтров 6 манипуляции согласуется с длительностью элементарной посылки канального сигнала.

: :Формирователи 7 прямоугольных им- пульсов осуществляют приведение продетектированных импульсов к одной (положительной) полярности и обеспе-. чивают формирование на своих выходах прямоугольных импульсов, например, путем усиления и предельно" го ограничения. Вид сигналов на выходах формирователей 7 прямоугольных импульсов каждого иэ трактов обработки 1 (на частотах fq fg g ° ° °

1053306

f<) показан на фиг.Зв. Дифференциальные блоки 8 осуществляют формирование остроконечных импульсов разной полярности, соответствующих передним (положительным) и задним (отрицательным) фронтам входной им- 5 пульсной последовательности.

Селекторы 9 отрицательных импульсов обеспечивают выделение отрицательных импульсов. На диаграмме фиг.Зг показан вид импульсных последовательностей (для каждого из трактов обработки, образуемых на выходах последовательно соединенных дифференциального блока 8, селектора 9 отрицательных импульсов и 35 формирователя 10 единичных импульсов). Формирователи 10 единичных импульсов осуществляют формирование импульсов малой длительности и номинальными уровнями, необходимыми 2О для срабатывания RS-триггеров 11 по входу 5. Этими импульсами RS-триггеры 11 устанавливаются в единичное состояние. Обратная установка ASтриггеров 11 (в состояние 0 ) производится задними фронтами импульсов, поступающих с соответствующих выходов кольцевого регистра 22.

Выходы кольцевого регистра 22 являются выходами устройства синхронизации (на которых формируются импульсные последовательности, синхронизирующие работу приемника сигналов ЧВМ). Импульсные последовательности с частотой следования

Р„=1/Тс íà N выходах ЦЧ=5) кольцевого регистра 22 показаны на Фиг.Зд.:

Эти импульсные последовательности ифференцируются с помощью допол» нительных дифференциальных блоков 12 (каждого тракта обработки 1), затем 4Q выделяются отрицательные остроконечные импульсы с помощью дополнительных селекторов 13 отрицательных импульсов и нормализуются с по= мощью дополнительных формирователей

14 импульсов. Вид импульсных последовательностей на выходе дополнительных формирователей 14 импульсов показан на фиг.Зе. Эти импульсные последовательности поступают на Й входы RS-триггеров 11 каждого из трактов.обработки 1.

Порядок подключения выходов кольцевого реЧ..истра 22 к входам дифференциальных блоков 12 соответствующих трактов обработки 1 определяется структурой ЧВМ, т.е. законом следования частот.

На выходах RS-триггеров 11 появляются импульсы с длительностью, пропорциональной временному рассогласованию синхронизирующих сигналов соответствующих выходов кольцевого регистра 22 относительно принимаемого сигнала ЧВМ. Импульсные сигналы на выходах Rs-триггеров ll - 65 показаны на фиг.Зж. Длительность этих импульсов может изменяться от

0 до Т, где Т вЂ” длительность ЧВМ,.

В результате действия шумов и многолучевости среды распространения длительности импульсов на выходах

RS-триггеров 11 флуктуируют и "ср фл (1) где tф„ - флуктуирующая длительность; ср — математическое ожидание случайной величины

В сумматоре 15 импульсные после(довательности с выходов K-триггеров 11 всех Й трактов обработки 1 скла.",т(ываются по амплитуде и поступают на (общий для всех трактов обработки) фильтр 16 нижних частот (ФНЧ), который выделяет постоянную сос-, тавляющую суммы N импульсных сигналов. При этом обеспечивается фильт рация шумовой компоненты. Напряжение на выходе ФНЧ 16 несет в себе информацию об усредненном по i всем параллельным частотным ветвям обработки временном рассогласовании принимаемых сигналов вида ЧВМ и сиг-. налов синхронизации, формируемых кольцевым регистром 22.

Постоянное напряжение на выходе

ФНЧ 16 с точностью до шумовой компоненты равно

N с — ср kA

® «c c где А — амплитуда импульсов на .выходе R5-триггеров ll;. .K - коэффициент пропорциональности, определяемый схемой сумматора.

При этом максимальное значение равно U é . Напряжение на выходе сумматора 15 показано на фиг.Зэ, а на выходе ФНЧ 16 — на фиг.Зи.

Постоянное напряжение с выхода

ФНЧ 16 поступает на АЦП 17 непрерывного действия с выдачей информации в параллельном коде (на своих выходах-разрядах) об уровне постоянной составляющей иа выходе ФНЧ 16.

АЦП 17 работает по следунишему алгоритму. Старшему разряду присваивается значение 1, если величина входного сигнала больше

Unlax к у половины максималь2 ного значения, и значение 0 при

0Ц < О„. Если входной сигнал U боль ше () (половииы максимально возможного значения U ), из него вычиЯ тается U©, а если меньше, О в ос-. тается без изменения. Получеййое таким образом напряжение анализируется относительно четверти макси,мального значения входного сигнала

0 6 и выносится решение о знаке следующего, меньшего разряда (0

1053306 или 1 ). Так повторяется необходимое количество р-з с последовательным уменьшением веса разрядов для получения необходимой точности отображения входного сигнала АЦП 17 в параллельном двоичном коде.

Цифровые сигналы с выходов АЦП 17 поступают на соответствующие цифровые входы блока 18 управлениь и дополнительного блока 21 управления. Дополнительный блок 21 управления обеспечивает 10 подстройку Фазы с крупным шагом, кратным. времени передачи V одной частоты ЧВМ, а блок 18 управления.предназначен для более точной .подстройки системы синхронизации по фазе с )5 шагом а =c/K. Старшие г разрядов

АЦП 17 подключены к соответствующим цифровым входам дополнительного бло« к 21 управления, причем 2 И. Младшие rn= - r разрядов (от.г+1 до и)

АЦП 17 подключены к блоку 18 управления, причем 2 k.

Принцип подстройки Фазы состоит в следующем. Генератор 19 тактовых импульсов вырабатывает последовательность коротких импульсов с час

25 тотой F = К/т=КИ /T =KFn.

С

В зависимости от значения логического сигнала на выходе v-+1 раз» ряда (0 или 1 } АЦП 17 s блоке 18 управления либо вычитается определенное количество импульсов из поступающей от генератора 19 тактовых импульсов, уменьшая тем самым фазу, либо прибавляется определенное количество импульсов, уве- 35 личивая фазу. В результате вычитания или прибавления одного импульса фаза выходных импульсов делителя 20 частоты изменится на 2 /nt и по длительности íà аi=.т /NK - величину мел-40 кого шага. На (i. +2)...n-разрядах .

АЦП 17 в параллельном коде формируются цифры 8=0,1,...,М/2. Блок 1 8 управления из поступающей последовательности импульсов (от temepe» 45 тора 19 тактовых импульсов) вычитает кли прибавляет (в зависимости от значения сигнала на выходе (t +1) разряда) В импульсов. Этим обеспечивается сдвиг во времени импульсов, формируемых на выходе делителя 20 частоты на К, на интервал ЬФ- fТ /NK.

На выходе делителя 20 частоты последовательность синхроимпульсов всегда может иметь асинхронизм, кратный величине (с точностью до N йФ= т/K). Эта последовательность поступает на сигнальный вход дополнительного блока 21 управления. В зависимости от значения логического сигнала на выходе старшего (перво- 60 го) разряда (0 илк 1 ) АЦП 17 в блоке 21 управления либо вычитается определенное количество импульсов, поступающих от делителя .20 частоты (с частотой F>- F /К = 1/K=8„p4, уменьшая тем самым фазу, либо при,бавляется определенное количество импульсов, увеличивая фазу. В результате вычитания илк прибавления одного импульса фазы выходных импульсов синхронизации Mýìåmÿþòñÿ на 23/й и по длительности на Ф=Т /Йвеличину крупного шага. На 2... г разрядах АЦП 17 формируются цифры

L«-0,1,...,é/2. Дополнительный блок

21 управления из поступающей после» довательности импульсов (от делителя 20 частоты) вычитает илк прибавляет (в зависимости от значения сигнала на выходе первого разряда) ), им" пульсов . Этим обеспечивается изменение количества продвигающих импульсов кольцевого регистра 22, а тем самым и сдвиг во времени импульсов синхронизации на выходах кольцевого регистра 22 на величину дТ=(.Тс/й.

Блок 23 контроля осуществляет иа своем выходе формирование сигнала

"О" при наличии синхронизацкиеслк рассогласование синхронизации меньше (т С/2 t и 1 - прк отсутствии синхронизации, если рассогласо ванне синхронизации больше или рав- . но (+Т/2). Блок 23 контроля работает следующим образом.

С выходов г+1 старших разрядов АЦП

17 цифровой сигнал поступает .на входы одного из элемейтов ИЛИ 24 непосредственно, а на другой элемент HJIH

24 через элемент НЕ 25. Если рассогласование скнхрьнизации оказывает ся меньшим}+Т/2t, на выходах r+1 старших разрядов АЦП 17 будут все 0 или же все 1 . Тогда на выходе одного из элементов ИЛИ 24 сформируется 0, а на выходе другого - 1 " (илк наоборот). Если рассогласование синхронизации превышает величину (+ ь/2), то хотя бы на одном из г+1 выходов АЦП 17 появится либо О, либо 1 . Прк этом на выходах обоих элементов ИЛИ

24 появятся логические "1" Сигналы с выходов элементов ИЛИ 24 поступают на входы элемента 26 равнозначности, алгоритм работы которого представляется следующей таблицей истинности

Вход 2 Выход

Вход 1

1 0

0 0

1 1 1

Следовательно, на выходе элемента 26 равнозначности при наличии синхронизации (рассогласование (} 1 т/2() формируется логический 0, а при ее отсутствии (рассогласование )}т с /2}} логическая 1 .

1053306

С выхода блока 23 контроля логические 1 или 0 поступают на параллельно включенные входы элементов ИЛИ 5 всех трактов обработки 1. При отсутствии синхронизации на выходе блока 23 формируется ло гическая 1, которая через элементы ИЛИ 5 поступает на управляющие входы ключей и всех трактов обработки 1, Ключи 4 всех трактов обработки при этом будут открыты 0 постоянно.На все формирователи 3 когерентных сигналов поступает сигнал ЧВМ, После того, как величина рассогласования станет меньше, чем

)+ Г. 23 на выходе блока контроля 15 синхронизации появится логический 0 . В этом случае ключи.4 трактов обработки 1 будут включаться только в моменты времени, определяемые длительностью импульсов, поступаю- 20 щих с соответствующих выходов кольцевого регистра 22, обеспечивая подключение формирователя 3 когерентного сигнала только в течение времени прихода данного частотно- 25

ro элемента ЧВМ. Этим обеспечивается повышение помехоустойчивости-тракта формирования когерентного сигнала (а тем самым и всей системы синхронизации), так как формирователи 3 когерентных сигналов будут защищены от воздействия помех в те моменты времени, когда сигналы на их частотах отсутствуют.

Таким образом, в предлагаемом устройстве синхронизации формирование З синхросигналов для ) каналов при" ема в приемнике сигналов вида ЧВМ, а также при приеме сигнала ЧВМ в целом осуществляется по М частотам.

Для этой цели в устройстве исполь" 40 зовано N трактов обработки 1. В уст ройстве с помощью N RS -.триггеров 11 осуществляется сравнение временных границ импульсов синхронизации (с выходов кольцевого регистра 22) с временными границами элементов ЧВМ принимаемого сигнала. Информация о величине фазового рассогласования в каждом из М каналов обработки 1 объединяется в сумматоре 15 и усредняется во времени с помощью ФНЧ

16. При этом в условиях частотноселективных замираний обеспечивается обработка многочастотного сигнала вида ЧВМ с параллельным разнесением по частоте, Тем самым достигается повышение устойчивости синхронизации, так как уменьшается возможность срыва синхронизации из-за селективного фединга (глубокого замирания одной из частот ЧВМ) . В условиях действия сосредоточенных о спектру (узкополосных) помех устройство синхронизации обладает более высокой помехоустойчивостью и так как формирование синхросигналов осуществляется на основании параллельной обработки и частот рабочего сигнала и усреднении величины

Фазового рассогласования во времени и по и приема. Кроме того, с помощью блока 23 контроля (а также с помощью ключей 4 и элементов или 5) обеспечивается. дополнительное повышение помехоустойчивости устройства, поскольку формирователи 3 кбгерентных сигналов защищены от

-воздействия помех, в те моменты времени, когда сигналы на их частотах отсутствуют.

В устройстве синхронизации осуществляется пошаговая подстройка фазы синхросигналов крупными (кратными времени передачи на одной из частот) и мелкими (кратнычи 6 i «./К) шагами.

1053306

dm 17

1053306

Составитель Т.Поддубняк

Редактор Н.Данкулич Техред B.далекореЯ Корректор Г.Огар

Заказ 8902/57 Тираж 677 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, Ул. Проектная, 4