Логическое запоминающее устройство

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (10

ОПИСАНИЕ ИЗОБРЕТЕНИЙ -.

К ABTOPCHQMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ. И ОТКРЫТИЙ (21) 3476952/18-24 (22) 23.07.82 (46) 23.11.83, Вюл. 9 43 (72) В.Н. Волкогонов и В.С. Степанов (71) Ленинградский ордена Ленина электротехнический институт им. В.И. Ульянова (Ленина) (53) 681.327(088.8)

-(56) 1. Авторское свидетельство СССР

Р 524224, кл. Q 11 С 15/00,1975.

2 ° Авторское свидетельство СССР

Р 771720, кл. 5 11 С 15/00,1978 (прототип). (54) (57) ЛОГИЧЕСКОЕ ЗАПОМИНИОЩЕЕ УСТРОЙСТВО, содержащее постоянный накопитель, дешифраторы, регистр адреса, группы элементов И, регистры числа, ключ, коммутатор и счетчики импульсов, причем входы и выходы гервого дешифратора подключены соответственно к выходам регистра адреса н к входам постоянного накопителя, выходы первого регистра числа соединены е одними из входов элементов И. первый и второй групп, выходы которых подключены соответственно к входам второго дешифратора и к одним из входов второго регистра числа, другие входы которого соединены соответственно с выходами второго дешифратора и с выходом ключа, входы коммутатора подключены к одним из выходов второго регистра числа, управляющий вход которого соединен с одними из входов первого и. второго счетчиков, выходы которых подключены соответственно к входам третьего и четвертого дешифраторов, один из входов регистра адреса, управляющий вход постоянного накопителя, установочный вход и выход второго регистра. числа является соответ.ственно адресным входом, входами чтения и сброса и информационным выходом устройства, управляющие входы первого и второго регистров числа являются соответственно первым входом перезаписи, входом Сдвиг влево устройства, управляющими входами которого являются другие входы элементов И первой и второй групп и другой вход коммутатора, первый и второй входы ключа являются соответственно входом разрешения записи и информа- Е

D ционным входом устройства, установочными входами которого являютсядругие входи счетчиков, а управляющими выходами — выходы третьего и четвертого дешифраторов,о т л н ч а ю щ е е с я тем, что, с целью упрощения устройст-Я ва, в него введены сумматоры па модулю два и третий регистр числа, входы которого подключены к выходам коммутатора, а выходы — к одним из входов сумматоров по модулю два, другие входы и выходы которых соединены соответственно с выходами постоянного накопителя и с входами первого реги-. стра числа, выходы которого подключены к другим входам регистра адреса, причем управляющий вход третьего регистра числа является вторым входом перезаписи устройства.

1056275

Поставленная цель достигается тем, что в логическое запоминающее устройство, содержащее постоянный накопитель, дешифраторы, регистры адреса, группы элементов И, регистры числа, ключ, коммутатор и счетчики импульсов, причем входы и выходы первого дешифратора подключены соответственно к выходам регистра адреса и к входам постоянного накопителя,выходы первого регистра числа соединены с одними из входов элементов И первой и второй групп, выходы которых нодключены соответственно ко входам второго дешифратора и к одним из входов второго регистра числа, другие входы которого соединены соответственно с выходами второго дешифратора и с выходом ключа, входы коммутатора подключены к одним из выходов второго регистра числа, управляющий вход которого соединен с одними из входов первого и второго счетчиков, выходы которых подключены соответственно к входам третьего и четвертого дешифраторов., один из входов регистра адреса, управляющий вход постоянного накопителя, установочный вход и выход второго регистра числа являются соответственно адресным входом, входами чтения и сброса и информационным выходом устройства, управляющие входы первого и второго регистров числа являются соответственно первым входом перезаписи, вхо дом "Сдвиг влево" устройства, управляющими входами которого являются другие входы элементов И первой и второй групп и другой вход коммутатора, первый и второй входы ключа являются соответственно входом разрешения записи и информационным входом устройства, установочными входами которого являются другие входы счетчиков, а управляющими выходами — выходы третьего и четвертого дешифраторов, введены сумматоры по модулю два и третий регистр числа, входы которого подключены к выходам коммутатора, а выходи - к одним из входов сумматоров о модулю два, другие входы и выходы которых соединены соответственно с выходами постоянного накопителя и

Изобретение относится к вычисли-1 тельной технике н может быть использовано в системах хранения и передачи информации.

Известно логическое запоминающее устройство, содержащее субсистемы 5 памяти, каждая из которых хранит определенное количество одноразрядных слов и включает в себя дешифратор адреса, регистр адреса, регистр слова, управляющие логические блоки, элементы И и элементы ИЛИ, триггер анализа содержимого регистра слова (1) .

Недостатком данного устройства является низкое быстродействие. 15

Наиболее близким техническим решением к изобретению является логическое запоминающее устройство I2J, содержащее постоянный накопитель, первый дешифратор, регистр адреса, накопитель- 2О ний регистр, первую группу элементов И, выходной регистр, ключ, второй дешифратор, вторую группу элементов И, коммутатор адреса, коммутатор чтения, третий и четвертый дешифраторы, первый и второй счетчики и распределитель сигналов, причем входы постоянного накопителя подключены к выходам первого дешифратора., входы которого соединены с выходами регистра адреса, выходы накопительного регист- ЗО ра подключены к одним из входов элементов И первой группы, другие входы которых. подключены к шине Перезапись, а выходы - к первой группе входов выходного регистра, одно- N временно выходы накопительного реги". стра подключены к одним из входов элементов И второй группы, другие входы которых подключены к шине Передача, а выходы — к входам вто- 40 рого дешифратора, выходы которого соединены со счетными входами выходного регистра, выходы которого подключены к информационным входам коммутатоРа, управляющий вход ком- 45 мутатора соединен с шиной Выбор группы, выход старшего разряда выходного регистра подключен к шине Выход устройства, вход младшего разряда выходного регистра подключен . к выходу ключа., входы котброго соединены соответственно с шинами Прием и Вход устройства, управляющие.входы выходного регистра подключены к шинам Сброс и Сдвиг влево, входы первого счетчика подключены соответственно к шине Сдвиг влево и первой шине Установка нуля, а выход - с входом четвертого дешифратора, выход которого подключен к шине Обработано tl символов, 60 входы второго счетчика соединены соответственно с шиной Сдвиг влево и второй шиной Установка нуля, а выход подключен к входу второго дешифратора, выходы которого подклю- 65 чены соответственно к шинам Обработано tn символов и Обработанно и символов (где.п-а+ к — число кодовых символов; Ф вЂ” число информационных символов; к — число проверочных символов; — число символов в группе, 0 nI 2I.

Недостатком известного устройства являются большие затраты оборудования при реализации кодирования-декодирования циклических кодов большой . длины, что усложняет устройство.

Целью изобретения является упрощение устройства.

1056275 с входами первого регистра числа, выходы которого подключены к другим входам регистра адреса, причем управляющий вход третьего регистра числа является вторым входом перезаписи устройства. 5

На чертеже изображена функциональная схема предложенного устройства.

Логическое запоминающее устройство содержит постоянный накопитель 1, первый дешифратор 2, регистр 3 адре- 10 са, сумматоры 4 по модулю два, первый регистр 5 числа, первую 6 и вторую 7 группы элементов И, второй дешифратор 8, второй регистр 9 числа, ключ 10, коммутатор 11, третий регистр 12 числа, первый счетчик 13 импульсов, третий дешифратор 14, второй счетчик 15 импульсов, четвертый дешифратор 16. Устройство включает также адресный вход 17, вход 18 чтения, первый вход 19 перезаписи, первый 20 и второй 21 управляющие входы, предназначенные соответственно для передачи и перезаписи информации, информационный выход 22, вход

23 сброса, вход 24 "Сдвиг влево", третий управляющий вход 25, второй вход 26 перезаписи, вход 27 разрешения записи, информационный вход 28, установочные входы 29 и 30 и управляющие выходы 31-33 устройства. ЗО

Логическое запоминающее устройство работает следующим образом.

Для повышения достоверности выдаваемой на выход 22 информации используются циклический (n, m) код, где 35

ll=tn+ K -ЧИСЛО КОДОВЫХ СИМВОЛОВ, ltI— число информационных символов, k число проверочных символов °

Циклическим кодом называется совокупность кодовых векторов, каждый 4Q из которых удовлетворяет соотношению

f° . НтЕО где т =(p, g — кодовый вектор циклического кода, - информационный вектор, - вектор проверочных символов, Н -матрица, транспонированная к проверочной резмерностью и-к .

Рассмотрим подход, с помощью которого достигается сокращение объема накопителя 1. Известно, что циклический код задан, если определена его порождающая матрица вида

55 где Je - единичная матрица размера ,tn.m, R — матрица проверочных символов размера е к.

Для формирования кодового вектора 60 необходимо информационный вектор © умножить на матрицу б:f =- g 6 В результате умножения информационного вектора ф на матрицу R определяется вектор проверочных символов. 65

Каждая 1 -я строка (j = 1, 2 „. ) матрицы R, не считая первой, формируется в результате сдвига и деления на вектор Р, называемый порождающим, (j- 1) -й строки. Это обстоятельство использовано для сокращения объема накопителя 1 следующим образом.

Матрица R разбивается на М матриц R; (i = 1, 2,...,М) размерностью(k каждая, причем любая из этих матриц может быть получена из первой матри1 цы R> так как каждая строка матрицы

К может быть получена иэ предыдущей строки в результате одного сдвига и одного деления на порождающий вектор.

Таким образом, если для кодирования в качестве основной испольэовать матрицу Rq размерностью 1 k то умножение всех 2 0 — разрядных слоВ на

° Р

I матрицу Rq образует таблицу объемом

2 6 для 6> k которую назовем табли. цей кодирования.

Процедура кодирования в данном случае заключается в следующем. В

III-разрядном информационном векторе выбирается группа g,èç символов.

По адресу, соответствующему ф, иэ таблицы кодирования, считывается промежуточное значение, вектора проверочных символов. Выбирается следующая группа ; из 1 символов (j =, 3,„., М) и складывается по модулю два с промежуточным значением ; вектора проверочных символов, в результате имеет tI Og; . По адресу, соответствующему ;,О Я,из таблицы кодирования определяется значение

Кодирование заканчивается после того, как из таблицЫ кодирования по адресу,„, Э g „считано значение „,, соответствующее вектору проверочных символов .

Для декодирования информации в циклическом коде используется соотношение

6=4 HT где 8 - вектор, содержащий К символов, называемый локатором ошибки.

Локатор ошибки однозначно определяет позицию ошибки в кодовом векторе f . Ошибка исправляется в результате суммирования по модулю два с вектором ошибки, содержащим единицу в позиции, соответствующей ошибке, и нули в остальных позициях.

Проверочную матрицу систематического циклического кода можно представить в виде где R - матрица, транспонированная т к матрице R проверочных символов, единичная матрица размерности

К К. Исходя из этого, локатор ошибки 5 можно представить в виде суммы

1056275 по модулю два произведения =g g ( ( здесь — в ек тор контроль ных симв олов1 и произведения P I (здесь — вектор проверочных символов кодового вектора 1).

Совокупность всех векторов образует таблицу размерностью 2 ° K, которая записывается в накопитель 1.

Сокращение объема накопителя 1 достигается, если для вычисления вектора контрольных символов исполь- 1О зов ать таблицу кодирования объемов

2 °, сформированную по принципу, е, указанному при рассмотрении кодирования, при этом достигается сокращение объема постоянного накопителя в 15

N раз (по сравнению с известным устройством) Ц =Е,.,(n„ >

Рассмотрим выполнение финкций кодирования и декодирования информации в логическом запоминающем устройстве.

Кодирование информации.

D исходном состоянии счетчики 13 и 15 установлены в нулевое состояние сигналами на входах 29 и 30 соответственно. Коммутатор 11 установлен в положение передачи содержимого старших разрядов регистра 9 в регистр 12 единичным сигналом на входе 25. Ключ

10 закрыт нулевым сигналом на входе

27. В п старших разрядах регистра 9 записан информационный вектор g, а в к младших разрядах - нули. На .вход

26 поступает сигнал, и первая группа информационных символов из старших разрядов регистр@ 9 через 35 коммутатор 11 поступает в регистр 12.

На вход 24 подаются сигналы сдвига, и содержимое старших разрядов регистра 9 посимвольно выдается на выход 22, при этом счетчики 13 и 15 подсчитыва-4О ют количество выданных символов, Одновременно с передачей содержимого регистра 9 на выход 22 на вход 19 подается сигнал, и первая группа информационных символов из регистра 12 45 переписывается без обработки в регистр 5, так как из накопителя 1 чтение не производится. Далее содержимое регистра 5 переписывается в регистр 3 сигналом на входе 17. После того как . из регистра 9 выданы 1 символов о чем свидетельствует сигнал на выходе

31, счетчик 13 устанавливается в нулевое состояние сигналом на входе 29, и очередная группа р„ (1 =Я, >, „,, М) информационных символов через коммутатор 11 переписывается в регистр 12 сигналом на входе 26. Осуществляется выдача группы информационных символов из регистра 9 на выход 22 с помощью сигналов сдвига на входе 24. Одновре-60 менно с выдачей группы символов, на входы 18 и 19 поступают сигналы, и промежуточное з.начение вектора проверочных символов, считанное из накопителя 1, суммируется по модулю два65 в сумматорах 4 с группой информационных символов, записанной в регистре

12. Результат поступает в регистр 5.

Далее содержимое регистра 5 переписывается в регистр 3, т.е. задается адрес ячейки накопителя 1. Аналогично выполняется выдача остальных информационных символов на выход 22 и формирование вектора проверочных символов.

После выдачи всех информационных символов из регистра 9, о чем свидетельствует сигнал на выходе 32, в регистре 3 записывается сумма „, О+ Рм ° На вход 26 подается сигнал, и в регистр

12 записйваются нули. На входы 18 и 19; подаются сигналы, и значение /м вектора проверочных символов из накопителя 1 переписывается в регистр

5. Вектор проверочных символов из регистра 5 переписывается в регистр 9 через элементы и 6 сигналом на входе

21„ На вход 24 подаются сигналы сдвига, и проверочные символы из регистра

9 выдаются на выход 22. Количество выданных символов подсчитывается счетчиком 15. После выдачи п=п>+ k кодовых символов, о чем свидетельствует сигнал на выходе 33, кодирование заканчивается.

Декодирование информации.

В исходном состоянии счетчики 13 и 15 установлены в нулевое состояние сигналами на входах 28 и 29 соответственно. Регистр 9 установлен в нулевое состояние сигналом на входе 23., Ключ-10 открыт единичным сигналом на входе 27. Коммутатор 11 установлен в положение передачи содер>кимого младших разрядов регистра 9 в регистр

12 нулевым сигналом на входе 25. На вход 24 подаются сигналы сдвига, и в регистр 9 через открытый ключ 10 по входу 27 записываются кодовые символы, поступающие из канала связи, при этом счетчики 13 и 15 подсчитывают количество принятых символов.

После приема первой группы, из Г информационных символов, о чем свидетельствует сигнал на выходе 31, на вход 26 подается сигнал, и первая группа информационных символов из регистра 9 через коммутатор 11 записываются в регистр 12 Счетчик 13 устанавливается в нулевое состояние сигнал на входе 29. Осуществляется прием следующей группы „ информаци-. онных символов в регистр 9 через ключ 10 по входу 28, и одновременно содержимое регистра 12 через сумматоры 4 переписывается без изменения в регистр 5 сигналом на входе 19.

На вход 17 подается сигнал, и содержимое регистра 5 переписывается в регистр 3, так как задается адрес первого значения вектора проверочных символов. После приема следующей группы информационных символов в регистр 9,, на вход ?б подается сиг1056275 нал, н содержимое E младших разрядов.регистра 9 переписывается в регистр 12. Счетчик 13 устанавливается в нулевое состояние сигналом на входе 29. Принимается (i+<) -я группа (= Я 3 „, М} информационных символов в регйстр .9, и.одновременно на входы 18, подаются сигналы, н группа информационных символов, записанных в регистре 12, суммируется по модулю два в сумматорах 4 с промежуточ- 30 ным значением вектора проверочных символов, считываемим из накопителя 1.

Результат записывается в регистр 5, т.е. Формируется сумма g;, @ Я;. ° На вход 17 подается сигнал, и содержимое 5 регистра 5 переписывается в регистр

3, т.е. задается адрес ячейки накопителя 1. Аналогично осуществляется прием остальных групп информационных символов кодового .вектора °

Одновременно с приемом информационных символов производится формирование вектора контрольных символов.

После приема в регистр 9 всех групп информационных символов, о чем свидетельствуют сигналы на выходах 31 и 32, на вход 26 подается сигнал, и последняя группа информационных символов через коммутатор 11 переписывается в регистр 12. Счетчик 13 устанавливается в нулевое состояние.Врегистр 9 по входу 28 через ключ 10 посту пают проверочные символы кодового век-тора. Одновременно на входы 18 и 19 подаются сигналы, и значение м вектора проверочных символов, считан- 35 иое из накопителя 1, суммируется с группой фм информационных векторов, записанйой в регистре 12. Результат суммирования поступает в регистр 5, содержимое которого переписывается ,в регистр 3. После приема всех И = пи@ кодовых символов в регистр 9, на вход 26 подается сигнал, и проверочные символы иэ младших М разрядов регистра 9 переписываются в регистр 12. На входы 18 и 19подаются сигналы, и контрольные символы ", считываемые из накопителя 1, суммируются с принятыми проверочными символами у, записанными в регистре 12, т.е.

Формируется однозначно определяющий позицию ошибки локатор ошибки

5 =g 9 f, который записывается в регистр 5, На вход 20 подается сигнал, и локатор ошибки из регистра 5 через элементы И 7 поступают на входы дешифратора 8, в результате чего определяется вектор ошибки, который поступает на входы регистра 9, благодаря чему происходит исправление ошибки в кодовом векторе f, На этом декодирование заканчивается.

Предлагаемое устройство по сравнению с известным обладает меньшими затратами оборудования, при этом быстродействие не изменяется. Сокра:щение затрат оборудования достигается за счет сокращения объема накопителя 1 и уменьшения количества логических элементов в схемах обрамления накопителя .1, что приводит к упрощению устройства.

Технико-экономическое преимущест во предложенного устройства заключа:ется в его упрощении по сравнению с известным.

1056275 . Составитель В. Гордонова

Редактор В. Данко ТехредМ.Гергсль Корректор A,Тяско

Заказ 9316/47 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4.