Устройство для преобразования напряжения в код системы остаточных классов

 

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ НАПРЯЖЕНИЯ в код СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ по авт. св. № 1ОО53О2, отличающееся тем, что, с целью по пиения надежности, в него введены после аовательно соединенные шифратор и сумматор по гпЪо)Р , гпе РП - величина старшего основания выбранной системы осгаточных классов, a также блоки преобразования , первый выход каждого прещйкута/его нз соединен с первым входом каждого последующего, вторые выходы всех блоков преобразования - с входами шифратора, вторые входы - с выходом источника эталонного напряжения, a первый вход первого блока преобразо-j вания соединен с выходом источника преобразуемого напряжения, a первый выход последнего блока преобразования соединен, с первыми входами блоков сравнения, при этом вторые входы сумматора по modpp соединены с выходами дешифратора. (Л с

СООЗ СОВЕТСНИХ

РЕСПУБЛИН.3(58 Н 03 К 13/17

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР, ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТБЫТИЙ ф

М с„, ОПИСАНИЕ ИЗОБРЕТЕН

К АВТОРСКОМУ СЮДЕТЕЛЬСТВУ

ДфЯ-

1 В1) 1005302 (21) 3441030/18-21 (22) 18.05.82 (4В) 23.11.83. Бюл. М 43

; (72) .С.Н. Хлевной (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР

М 1005302, кл. Н 03 К 13/17, 05.08.81. (54) (57) УСТРОЙСтво ДЛЯ ПРЕОБ.РАЗОВАНИЯ НАПРЯЖЕНИЯ В КОЛ СИС

ТЕМЫ ОСТАТОЧНЫХ КЛАССОВ по авт. св. % 1005302, о т л и ч а ющ е е с я тем, что, с целью повышения надежности, в него введены последовательно соединенные шифратор и сумматор

„.SUÄÄ 1056450 A по тб4 Р„, гце Р„- величина стараюго основания выбранной системы остаточных классов, а также блоки преобразования, первый выход каждого предыдущего иэ которых соединен с первым входом каждого последующего, вторые выходы всех блоков преобразования - с входами шифратора, вторые вхоцы - с выходом источника эталонного напряжения, а первый вход первого блока преобразо-„ вания соецинен с выходом источника преобразуемого напряжения, а первый выхоц последнего блока преобразования соединен. с первыми входами блоков сравнения, при этом вторые вхоцы сумматора по п одр„

- соединены с выходами дешифратора. g а(т

1 (2) 10864

Изобретение относится к вычислительной технике и может быть использовано цля сопряжения различных датчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК), а также для преобразования мгно5 венного значения переменного напряжения в цифровой коц СОК, По основному авт. св. М 1005302 известно устройство цля преобразования 10 напряжения в коц системы остаточных классов, содержащее группы компарато ров, первые входы которых соединены с выхоцом источника преобразуемого напряжения, вторые BxogbI - с выходами соответствующих делителей эталонного напряжения, выходы млацших компараторов каждой группы с первыми входами логического элемента, вторые входы ко- торого соединены с выходами дешифрато" ра, первые входы делителей соединены с источником эталонного напряжения, а второй вход целителя эталонного напряжения старшей группь1 соединен с общей шиной, переключатели,. первая и вторая группы элементов ИЛИ, вхоцы первой иэ которых соецинены с соответствующими выходами компараторов, а выходы к входам цешифратора, при этом первые оцы переклчателей соединены с ы х 30 дами источника эталонного напряжения, вторые входы с общей шиной, выходысоответственно с вторыми входами делителей эталонного напряжения, а управляющие входы переключателей соединены

° . 35 соответственно с выходами элементов

ИЛИ второй группы, первые входы кото рых соецинены с выходами соответствующих младших ком кажцой, кроме младшей группы, а втоРые входы - с 40 выходами прецыцущих элементов ИЛИ второй группы 1.13 .

Недостатком известного устройства является его сложность, так как для СОК с числовым диапазоном Р необхоцимо, чтобы блоки сравнения в совокупности соцержали Р- .1 компараторов, что значительно усложняет схему, при увеличении числового диапазона выбранный СОК, и приводит к снижению надежности непоэиционного аналого-цифрового преобразо-:

50 ва илие

Цель изобретения «повышение нацежности

Поставленная цель достигается тем, что в устройство цля преобразования на- 55 пряжения в код системы остаточных клас-

Ф сов введены последовательно соединенные шифратор и сумматор по modЄ, 50 2 где Р„- величина старшего основания выбранной системы остаточных классов, а также блоки преобразования, пер» вый выход кажцого предыдущего иэ которых соединен с первым входом каждого последующего, вторые выхоцы всех блоков поеобразования - c входами шифра1 торе вторые входы - с выходом источни-ка эталонного напряжения, а первый вход первого блока преобразования соединен с выходом источника преобразуемого напряжения, а первый выход последнего блока .преобразования соединен с первыми входа ми блоков сравнения, при этом вторые входы сумматора по юосУР, соецинены с выходами дешифратора..

На фиг. 1- приведена структурная схема устройства, на фиг. 2 - пример реализации блоков преобразования и блоков сравнения .

Устройство содержит блоки 1 сравнения, первую группу элементов ИЛИ 2, переключатели 3, вторую группу элементов ИЛИ 4, логический элемент 5, дешифратор 6, сумматор 7 по 1пойР, шифратор 8, блоки 9 преобразования, источ.ник 10 преобразуемого напряжения, источник 11 эталонного напряжения, шины 12 выдачи остатка, соответствующего старшему основанию, шины 13 выдачи оставшихся остатков, а также компараторы 14, резистивные дилители 15 эталонного напряжения, компараторы 16, ключи 17, вычитающие устройства 18.

Выходы блоков 1 сравнения соединены с входами первой группы элементов ИЛИ 2, выходы которых соецинены с входами дешифратора 6, выходи которого соединены с вторыми входами сумматора 7 потодР1 первые входы которого соединены с выходами дешифратора 8.

Устройство работает следующим образом.

Процесс анаг ого-цифрового преобразования напряжения сводится к иолучению некоего цифрового эквивалента А, для кторого выполняется следующее соотношение: (1) где л - величина шага квантования;

8 - погрешность преобразования.

В системе остаточных классов цифровой эквивалент 4, преобразуемого на.» пряжения Uy представляется раэряцными цифРами О(. ° 0(. ° ° ° ° ° ° еУ 43 1 1 1 которые получаются из соотношения .

50 4 будет соответствовать всем младшим разряцным цифрам СОК за исключением соот ветствующей наибольшему основанию.

Для получения остатка по старшему основанию, цифровой эквивалент В склаh-! аывается ло мопулю с величиной -а Il

h которая также предварнтельно преобразуется по старшему основанию.

Преобразуемое напряжение Ох поцаегся на вход последовательно соединенных. блоков 9 преобразования, каждый кз которых уменьшает величину UX-на велкчн1 .-1 ну4П Р;, если О,; Ъ|3П Р; ° . Это

r . !=1 1=! дост!пьется за счет того, что компараторы 16 проверяют выполненке усло i и-1 вкя U . 4 П Р i. к если условке вы

Х! полняется, то компаратор 16 открывает ключ 17„11 эталонного накряженкя поступает эталонп-! ное напряженке, кмеющее величину А ! Р, °

1=1 КОТОРОЕ gaaee К ВЫЧКтаЕтСЯ Кэ UX вЫЧКтаю!цкм -устройством 18. Если же окажется, что на входе какого-либо блока 9 п-1

Ц !1 п г !,то на выходе этого !

=1 блока напряжение передается беэ кзмененкя. Число последовательно соединенных блоков преобраэованкя по мудулю для любой COK составит Рп-1 . И на выходе последнего блока 9 преобразования образуется напряженке U!,,определяемое напряжением (7). Величина cth s

1 параллельном унитарном коде снимается с выходов компараторов 16 к подается на вход шифратора 8, который преобразует его в ецкнкчный код, определяемый выражением

П-1 о !„" = а„П Р; lllodРд . (В)

-1

И единичный код величины с поступает на первую группу входов суммато» ра 7 по:rhoc3 P„

Напряжение U z с выхода последнего блока 9 ".оступает на входы всех компараторов 14, составляющих блоки 1 сравнения, на вторые входы компараторов 14 подаются напряження с выходов резкстувных делителей 15 эталонного напряжения. Прк этом в состав каждого, блока сравнения вхоцкт число компараторов 14, равное величине наибольшего

d,n„=(A) noa P = а +а р +... + !!-2 а П Р modР

25 ! в1

dä=(A)tno8P„=(a„+a Р„+..;+ (4! !!-2 в-1

„„A Р „П Р, nlod Р„

" 1=1 ю п1

Иэ (4) следует, что член ПССа„

Ь1 необходкм только цля полученкя остатка, соответствующего старшему основанию.

° . Перепксывая (3) несколько кным спосо-. З5 бом, П-1

4=8+а П Р.

l»1

rae получкм (4) с учетом (5) и-2

S=O +а Р+ ° +а !! Р. (5)

1 2 1h1l t

gL =(A)lhodP = (8)nladP

1 (Ь}

° ° ° ° „„=(Л) odp„„=(S) od.p„

Il-1 50 (4)modP = В+а A P. Р„.

tl h n 1

Таким образом кз (6) следует, что если преобразуемое напряжение U> умень

n-! шить на величину,. n ! Р;, то попу!

»1 чэнное эначенке напряженйя !!

rl-1

U„=u„-ла„п т>. (7) 3 10564 где Р; - величина оснований выбранной СОК.

Для однозначности представления любого числа в СОК необхоцкмо соблюдение взаимной. - простоты выбранных основанкй.

П цсвнм o A в о о Ме счксленкя со смешанными основаниями (ПСС).

Прк этом считаем, что в ПСС к СОК скстемы оснований одинаковы, тогца чко- t0 ло 4 будет кметь вкд:

A=o! +а Р +а Р Р + .+а П Р;, (3)

21.51 г ! !

=1 где с - разрядные цкфры в ПСС.

Иэ (3) найдем разрядные цифры д5 в СОК о 1=(А) nlod Р =(ol„) rhodp„

ot, =(A)roodÐ =(e„+e Р„ к! ЗР, 20

Величина d „образуется на выходе дешифратора 6, Остатки по оставшимся основаниям получаются из (9) на основа8 нии (6). Информация. с р Р подается на логический элемент 5 с,младших выходов блоков l сравнения. Логический элемент 5 может быть реализо5 ван любым комбинационным способом э например, на матричных сумматорах.

Полученные значения остатков по ши4 нам 13 выдаются устройством.

Таким образом, предлагаемое усл ройство является асинхронным устройством, 0 s котором процесс преобразования заканчивается по прекращению переходных процессов во свех блоках.

Ф ехнико-экономический эффект предла гаемого устройства заключается в его более высокой надежности.

Надежность устройства определяется s основном надежностью аналоговых устй ройств, в частности устройств сравнения ,(компараторов), из-gompsnr. состоят бпо0::ки сравнения. В известном объекте число компаражров павно числу уровней кванто

tl вания, т.е. П Р В предлагаемом .. 1 устройствр Число компараторов рав-.," и-1 но П +P - М цифровые части известного объекта и предлагаемого устройства отличакй ся только сумматором 7, который выполняется на цифровых. элементах И и кото- рые более надежны по сравнению с надежностью аналоговых устройств.

3 1086 основания Р,„за исключением старшего блока 1 сравнения. Общее число ком -, параторов 14 в блоках 1 спавнения соси-1 тавляет величину П Р " так как.

> следует из (3), величина,B He Elpen-

ышает П P

11

Параметры резистивных делителей 18 выбираются таким образом, чтобы при подключении всех выходов переключателей 3 на общую шину, напряжение, подаваемое на входы компараторов 14 первого блока 1 сравнения увеличивалось от компаратора к компаратору на Л и на старшем компараторе 14 первого блока 1 сравнения составило (Р„-1) й, во втором блоке 1 сравнения эталонные напряжения смещены на величину:dP. и так дзлее. . Если величина О, (Р d, то срабатыФ вают компараторй 14 только первого блока сравнения. При этом параллельный унитарный код величины В поступает через элеяенты ИЛИ 2 на входы дешифpampa, который преобразует его любым известным образом в единичный код.

Число входных и выходных шин дешифраторов одинаково и равно величине Рд, Если величина О окажется Р„, d «<

«

ИЛИ Q появится унитарный код числа 8 4 по модулю Р>.

Если величина В увеличит:я еще больше, то поочередно будут выклю» чаться все более младшие блоки 1 сравнения, и на выходе элементов ИЛИ 2 всегда будет унитарный код операции (6f mod Р

450, Ф

Единичные коды, поступающие íà входы сумматоры 7, складываются чо наибольшему модулю, и на выходе его появ ляются остаток по наибольшему основанию, полученный .на основе выражения (6).

Сумматор 7 попюдР,может быть реализован любым известным способом, например. матричным.

Остатки по всем оставшимся основа: ниям получаются логическим элементом 8 . по следующему правилу.

Число В можно представить так:

В = — Р +о ° (9)

В %Ф Ъ

105b45V

1086450 г.Ужгород,ул. Проектная,4