Резервированное устройство с перестраиваемой структурой

 

1. РЕЗЕРВИЮВАННОЕ УСТРОЙСТВО С ПЕРЕСТРАИВАЕМОЙ СТРУКТУГОЙ, содержащее три резервируемых цифровых вычислительных блока, выходы которых соединены с информационными входами трех мажоритарных блоков, управляющие входы которь1Х подключены к соответствующим выходам первого дещифратора, BXOJV I которого соеданены с выходами первого регистра, отличающе е с я. тем, что, с целью повышения точности увеличения разрядности представления 1№ формации, оно содержит второй регистр, второй дешифратор и два блока связи, первые входы каждого блока связи соединены с выходами переноса второго и третьего резервируемых цифровых вычислительных блоков, вторые входы - с первым выходом второго дешифратора , третьи входы - соответственно с вторым и третьим выходами второго дешифратора , четаертый вход второго блока связи соединен с четвертым выходом второго деишфратора , вход которого подключен к выходу второго регистра, выход первого блока связи подключен к входу переноса первого резервируемого цифрового вычислнтельного блока через элемент ИЛИ, второй вход которого соединен с вторым выxoдo i второго блока .связи , первый выход которого соединен с входом второго резервируемого цифрового вычислительного блока. 2.Устройство по п. 1. о т л и ч а ю щ е е с я тем, что первый блок связи содержит первый и второй элементы И, первыевходы которых соединены с первым входом блока, вторые входы - соответственно с вторым и Третьим входами блока, а вькоды через первый элемент ИЛИ - с вьрсодом блока. 3.Устройство по п. 1, о т л и ч а ю Щ е е с я тем, что второй блок связи содержит третий, четвертый и пятый элементы И, первые входы которых соединены с первым входом блока, вторые входы - соответственно с вторым, третьим и четвертым входами второго блока связи, выходы третьего и четвертого сл элементов И через второй элемент ИЛИ пода ключены к первому выходу блока, а выход пятого элемента И - к второму выходу бло00 ЕХ) ка.

.СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И1

3150 Н 05 К 10 00 G 06 F 11 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ 1 (21) 3457179/18-24 (22) 03.05.82 (46) 23.11.83. Бюл. hP 43 (72) Ю. В. Трудов и В. И. Романенко (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР

hP 476565, кл. G 06 F 11/18,. 1973.

2; Авторское свидетельство СССР и 413485, кл. G 06 F 11/18, 1971.

3. Авторское свидетельство СССР

Й 595887, кл G 06 F 11/18, 1978 (протопш). (54) (57) 1. РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО С ПЕРЕСТРАИВАЕМОЙ СТРУКТУРОЙ, содержащее три резервируемых цифровых вычислительных блока, выходы которых соединены с информационными входами трех мажоритарных блоков, управляющие входы которых подключеньт к соответствующим выходам первогО дешифратора, входы которого соединенът с выходами первого регистра, о т л и ч а ю щ eе с я. тем, что, с целью повышения точности путем увеличения разрядности представления ийформации, оно содержит второй регистр, второй дешифратор и два блока связи, первые входы каждого блока связи соединены с выходами переноса второго и третьего резервируемътх цифровых вычислительных блоков, вторые входы — с первым выходом второго де1 шифратора, третьи входы — соответственно с вторым и третьим выходами второго дешифратора, четвертый вход второго блока связи соединен с четвертым выходом второго дешифратора, вход которого подключен к выходу второго регистра, выход первого блока связи подключен к входу переноса первого резервируемого цифрового вычислительного блока через элемент ИЛИ, второй вход которого соединен с вторым выходом второго блока связи, первый выход которого соединен с входом второго резервируемого цифрового вычислительного блока.

2. Устройство по и. 1, о т л и ч а ю щ eе с я тем, что первый блок связи содержит первый и второй элементы И, Bcpabec входы которых соединены с первым входом блока, вторые входы — соответственно с вторым и третьим входами блока, а выходы через первый элемент ИЛИ вЂ” с въ1ходом блока.

3. Устройство по ц. 1, о т л и ч а ю щ eе с я тем, что второй блок связи содержит третий, четвертътй и пятый злементъ И, первые входы которых соединены с первым входом блока, вторые входы — соответственно с вторым, третьим и четвертъ м входами второго блока связи, выходы третьего и четвертого элементов И через второй элемент ИЛИ подключены к первому выходу блока. а выход пятого элемента И вЂ” к второму выходу блока.

1 10564

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении цифровых систем обработки информации с переменной точностью.

Известно резервированное устройство с перестраиваемой структурой, содержащее три резервируемых блока и три четырехвходовых мажоритарных блока, управляющие входы которых соединены с общей управляющей шиной. устройства, а информационные входы — с вы- !О ходами резервируемых блоков . 11), Однако данное устройство не обеспечивает соединение одного резервируемого блока данного яруса с тремя блоками последующего яруса и не позволяет соединить три резервируемых блока в один блок, что снижает точность обработки цифровой информации.

Известно резервированное устройство с перестраиваемой структурой, содержащее три мажоритарных блока, три резервируемых блока и дешифратор, входы которого соединены с выходами регистра f2)

Недостатком этого устройства является невозможность соединить два нли три резервируемых блока в один блок повышенной разрядности, по также снижает точность переработки информации.

Наиболее близким техническим решением к предлагаемому является резервированное устройство с перестраиваемой структурой, содержащее три резурвируемых блока, выходы которых соединены с информационными входами трех мажоритарных блоков, управляющие входы которых подключены к соответствующим выходам дешифратора, входы которого соединены с выходами регистра (3).

Однако известное устройство также не позволяет обрабатывать информацию с повышенной точностью из-за отсутствия связей между реэурвируемыми блоками.

Цель изобретения — повышение точности переработки информации путем увеличения разрядности представления информации посредством объединения двух или трех резервируемых блоков в один блок.

Поставленная цель достигается тем, что ре- 45 зервированное устройство с перестраиваемой структурой, содержащее три резервируемых цифровых вычислительных блока, выходы которых соединены с информационными входами трех мажоритарных блоков, управляющие вхо- 50 ды которых подключены к соответствующим выходам первого дешифратора, входы которого соединены с выходами первого регистра,.содержит второй регистр, второй дешифратор и два блока связи, первые входы каждого бло- 55 ка связи соединены с выходами переноса второго и третьего резервируемых цифровых вычислительных блоков, вторые входы — c aep88 2 вым выходом второго дешифратора, третьи входы — соответственно с вторым и третьим выходами второго дешифратора, четвертый вход второго блока связи соединен с четвертым выходом второго дешифратора, вход которого подключен к выходу второго регистра, выход первого блока связи подключен к входу переноса первого резервируемого цифрового вычислительного блока через элемент ИЛИ, второй вход которого соединен с вторым выходом второго блока связи, первый выход которого соединен с входом второго резервируемого цифрового вычислительного блока.

Кроме того, первый блок связи содержит первый и второй элементы И, первые входы которых соединены с первым входом блока, вторые входы — соответственно с вторым и третьим входами блока, а выходы через первый элемент ИЛИ вЂ” с выходом блока связи.

При этом второй блок связи содержит третий, четвертый и пятый элементы И, первые входы которых соединены с первым входом блока, вторые входы — соответственно с вторым, третьим и четвертым входами блока, выходы третьего и четвертого элементов И через второй элемент ИЛИ подключены к первому выходу блока, а выход пятого элемента И— к второму выходу блока.

На фиг. 1 приведена функциональная блоксхема резервированного устройства; на фиг. 2 и,3 — схемы первого и второго блоков связи соответственно.

Резервированное устройство с перестраиваемой структурой (фиг. 1) содержит три резервируемых цифровых вычислительных блока 1„

2 и 3, три мажоритарных блока 4, 5 и 6, управляющие входы которых подключены к соответствующим выходам первого дешифратора 7, входы которого соединены с выходами первого регистра 8, второй регистр 9, второй дешифратор 10 и первый 11 и второй 12 блоки связи. Первые входы 13 и 14 каждого блока 11 и 12 связи соединены с выходами 15 и 16 переноса второго 2 и третьего 3 резервируемых цифровых вычислительных блоков. вторые входы 17 и 18 блоков 11 и 12 связи соединены с первым выходом 19 второго дешифратора 10. Третьи входы 20 и 21 подключены соответственно к второму 22 и третьему 23 выходам второго дешифратора 10. Четвертый вход 24 второго блока 12 связи соединен с четвертым выходом 25 второго дешифратора 10.

Выход 26 первого блока 11 связи подклю. чен к входу первого резервируемого блока 1 через элемент ИЛИ 27 с первым выходом 28, второй вход которого соединен с вторым выходом 29 второго блока 12 связи, первый

3 выход 28 которого соединен с входом переноса второго резервируемого блока 2.

Первый блок ll .связи содержит первый и второй элементы И 30 и 31, первые входы которых соединены с первым входом 13

-блока связи, вторые входы подключены соответственно к второму 17 и третьему 20 входам блока 11 связи, а выходы элементов И

30 и 31 через первый элемент ИЛИ 32 соединены с выходом блока 26 связи.

Второй блок 12 связи содержит третий, четвертый и пятый элементы И 33; 34 и 35, первые Входы которых соединенъ1 с первым входом )4. Вторые входы элементов И соединены соответственно с вторым 18, третьим

2) и четвертым 24 входами блока связи. Выходы третьего 33 и четвертого 34 элементов И через второй элемент ИЛИ 36 подключены к первому выходу 28, а выход пятого элемента И 35 — к второму выходу 29 второго блока 12 связи.

Первый выход 37 дешифратора 7 соединен с первыми входами 38, 39 и 40 мажоритарных блоков 4, 5 и 6. Второй выход 41 дешифратора 7 соединен с вторым входом 42 мажоритарного блока 4, одиннадцатым входом 43 мажоритарного блока 5 и пятым входом 44 мажоритарного блока 6. Третий выход 45 дешифратора 7 соединен с третьим входом 46 мажоритарного блока 4, шестым входом 47 мажоритарного блока 5 и девятым входом 48 мажоритарного блока 6. Четвертый выход 49 дешифратора 7 соединен с пятым входом 50 мажоритарного блока 4, вторым входом 51 . мажоритарного блока 5 и одиннадцатым входом 52 мажоритарного блока 6. Пятый выход

53 дешифратора 7 подключен к шестому входу 54 мажоритарного блока 4, к девятому входу 55 мажоритарного блока 5 и. к второму входу 56 мажоритарного блока 2. Иестой выход 57 дешифратора 7 соединен с седьмыми выходами 58, 59 и 60 мажоритарных блоков 4, 5 и 6. Седьмой выход 61 дешнфратора 7 соединен с девятым входом 62 мажоритарного блока 4, третьим входом 63 мажоритарного блока 5 и шестым входом 64 мажоритарного блока 6. Восьмой выход 65 дешифратора 7 подключен к одиннадцатому входу 66 мажоритарного блока 4, к пятому входу 67 мажоритарного блока 5 и к третьему входу 68 мажоритарного блока 6.

Первый резервируемый блок 1 соединен с четвертым входом 69 мажоритарного блока 4, десятым входор 70 мажоритарного блока 5 и восьмым входом 71 мажоритарного блока 6. Второй резервируемый блок 2 подключен к восьмому входу 72 мажоритар ного блока 4, к четвертому входу 73 мажоритарного блока 5 и к десятому входу 74

)056488

4 мажоритарного блока 6. Третий резервируемый блок 3 соединен с десятым входом 75 мажоритарного блока 4, с восьмым входом 76 мажоритарного блока 5 и с четвертым входом 77 мажоритарного блока 6. В мажоритарном блоке 4 входы элемента ИЛИ 78 соединены. с первым 38, вторым 42 и третъим 46 входами мажоритарного блока, а выход — с входом элемента И 79, второй вход которого соединен с четвертььi входом 69 мажоритарного блока. Входы элемента

)О

ИЛИ 80 подключены к пятому 50, шестому 54 и седьмому 58 входам мажоритарного блока, в вы-. ход — к входу элемента И 81. Входъ1 элемента ИЛИ 82 соединены с четвертым 69 и пятым 50 входами мажоритарного блока, а выход — с другим входом элемента И 81, трепй вход которого подключен к восьмому входу 72 мажоритарного блока. Входы элемен. та ИЛИ 83 подключены к седьмому 58 и девятому 62 входам мажоритарного блока, а выход — к входу элемента И 84, второй и тре-. тий входы которого соединенъ с четвертым 69 и десятым 75 входами мажоритарного блока.

Входы элемента ИЛИ 85 соединены с седь25 мым 58 и одиннадцатым 66 входами мажоритарного блока, а выход — с входом элемента И 86. Входы элемента ИЛИ 87 подключены к восьмому 72 и одиннадцатому 66 входам мажоритарного блока, а выход — к другому входу элемента И 86, третий вход кото30 рого соединен с десятым 75;входом мажоритарного блока.

Выходь| всех элементов И соединены с входами элемента ИЛИ 88, выход которого подключен к выходу мажоритарного блока.

35 Структура мажоритарных блоков 5 и 6 аналогична структуре мажоритарного блока 4.

Устройство работает следующим образом.

Если содержимое второго регистра 9 равно нулю, режим работы определяется только

40 кодом, записанным в первый регистр 8. В этом случае устройство работает точно так же, как и в прототипе.

В соответствии с кодом в регистре 8 возбуждается один нз выходов дешифратора 7, 45 сигнал с которого поступает на мажоритарные блоки 4, 5 и 6.

1. При мажоритарном режиме работы возбужден шестой выход 57 дешифратора 7, сигнал с которого поступает на седьмые входы 58, 59 н 60 мажоритарных блоков 4,5 и 6, проходит в каждом мажоритарном блоке через элементы ИЛИ 80, 83, 85 и открывает элементы И 8), 84 и 86 для прохождения сигналов с резервируемых блоков 1, 2 и 3. На выходе каждого мажоритарного блока реализуется мажоритарная функция:

=(x x vx x х )z>„, 10564

5 где Ма — выходной сигнал мажоритарного блока Ъ = 1, 2, 3);

Х„, х2, х — выходные сигналы резервируемых блоков 1, 2 и 3;

2 — сигнал на шестом выходе 57 дешифратора 7.

2. При возбуждении одного из выходов: второго 41, четвертого 49 и восьмого 65 выходов дешифратора 7 выходной сигнал на выходе всех мажоритарных блоков равен выход- 10 ному сигналу одного из резервируемых блоков 1, 2 и 3 соответственно.

Действительно, при возбуждении второго выхода 41 дешифратора 7 сигнал поступает через второй вход 42 мажоритарного блока 4 на элемент ИЛИ 78, через одиннадцатьйвход43 мажоритарного блока 5 — на элемент ИЛИ 85, 87 и через пятый вход 44 мажоритарного блока 6 — на элементы ИЛИ 80, 82.

Сигнал с выхода элемента ИЛИ 78 мажо- 20 ритарного блока 4 открывает элемент И 79, .на второй вход которого поступает сигнал от резервируемого блока 1 через четвертьйвходб9 мажоритарного блока 1. Таким образом, выходной сигнал мажоритарнога блока 41 будет,25 равен

4 1 +1

Сигналы с выходов элементов ИЛИ 80, 82 мажоритарного блока б открывают элемент И 81,30 на третий вход которого через восьмой вход 71 мажоритарного блока 6 поступает сигнал с выхода резервируемого блока 1. Выходной сигнал мажоритарного блока б будет равен

"Ь "1 41

Аналогично можно сказать, что при возбуждении восьмого выхода 65 дешифратора 7 выходные сипилы мажоритарных блоков будут давны

=X 2

4 э Е 3„41

Данный режим используется для повышения производительности устройства и для повышения точности вычислений.

4. При возбуждении третьего 45 или пятого 53, или седьмого 61 выходов дешифратора 7 обеспечивается независимая работа одного из резервируемых блоков и совместная работа двух других блоков. Сигнал с третьего выхода 45 дешифратора 7 поступает через третий вход 46 мажоритарного блока 4 на элемент ИЛИ 78, через шестой вход 47 мажоритарного блока 5 — на элемент ИЛИ 80 и через девятьй вход 48 мажоритарного блока б на .элемент ИЛИ 83.

Сигнал с выхода элемента ИЛИ 78 мажоритарного блока 4 открывает элемент И 79, на другой вход которого через четвертый вход 69 мажоритарного блока 4 поступает сигнал с выхода резервируемого блока 1. Выходной сигнал мажоритарного блока 4 будет равен

У4=Х. 2

Сигнал с выхода элемента ИЛИ 80 мажоритарного блока 5 поступает на вход элемента И 81„на второй вход которого через элемент ИЛИ 82 и четвертый вход 73 мажоритарного блока 5 поступает сигнал с выхода второго резервируемого блока 2, а на третий вход — через восьмой вход 55 мажоритарного блока 5 сигнал с выхода третьего резервируемого блока 3. Выходной сигнал мажоритарного блока 5 будет равен

У вЂ” ХУ Х5245

Сигнал с выхода-элемента ИЛИ 83 мажоритарного блока 6 поступает на вход элемента И 84, на второй и третий входы которого через четвертый вход 77 н десятый вход 74 поступают сигналы с выходов третьего 3 и второго 2 резервируемых блоков. Выходной сигнал мажоритарного блока б будет равен а при возбуждении четвертого выхода 49

4 5 Е 2 о

Такой режим позволяет сохранить работоспособность устройства до тех пор, пока ис. правен хотя бы один резервируемый блок.

3. При возбуждении первого выхода 37 дешифратора 7 обеспечивается независимая ра-. бота резервируемых блоков 1, 2 и 3. Сигнал с первого выхода 37 дешифратора 7 через первые входы 38, 39 и 40 мажоритарных блоков 4, 5 и 6 открывает элементы И 79, на другие входы которых поступает сигнал через

55 четвертые входы резервируемых блоков 1, 2 и

3 соответственно.

Выходные сигналы мажоритарных блоков в этом случае будут равны:

=х2х

Аналогично можно показать, что при возбуждении пятого выхода 53 дешифратора 7 выходные сигналы мажоритарных блоков будут

ДИВНЫ

4 12 53 5 12 Я Е 953 а при возбуждении седьмого выхода 61 дешифратора 7 у4 Х Х3261, У5-Х2261, Ь=Х 32

Для обработки информации с повышенной точностью в регистр 8 заносится код, при котором возбуждается первый выход 36 дешифратора 7. Еды ичный сигнал с первого выхдда 37 дешифратора 7 через первые входы 38, 39 и 40 мажоритарных блоков 4, 5 и 6 поступает на элементы ИЛИ 78 и обеспечивает независимую работу резервируемых блоков 1, 2и3.

Выходные сигналы мажоритарных блоков в этом случае будут равны 5 =х2 ч =х

4 1 Э7 э Эу

37

На второй регистр 9 заносится код, в соответствии с которым возбуждается одна из выходных шин второго дешифратора 10.. 10

Единичный сигнал с первого выхода 19 второго дешифратора 10 поступает на вторые входы 17 и 18 блоков 11 и 12 связи. Сигналы с выходов 15 и 16 резервируемых блоков 2 и 3 поступают на первые входы 14 и 13 15 первого и второго блоков 11 и 12 связи.

Единичные сигналы с вторых входов 17 и 18 блоков 11 и 12 связи поступают на элементы И 30, 33 и разрешают тем самым поступление сигнала с первых входов 13 и 14 через 20 элементы ИЛИ 32, 36 на выход 26 первого блока 11 связи и на первый выход 28 второго блока 12 связи.

Сигналы с выхода 26 первого блока 11 связи и с первого выхода 28 второго узла связи поступают на входы соответственно первого 1 и второго 2 резервируемых блоков.

Таким образом, единичный сигнал с первого выхода 19 второго дешифратора 10 обеспечивает утроение разрядной сетки за счет последовательного соединения резервируемых блоков 1, 2 и 3. Резервируемые блоки 1, 2 и 3 можно рассматривать в этом случае как один трехразрядный блок. Сигналы на выходе мажоритарных блоков 4, 5 и 6 представляют собой различные части общего результата.

При возбуждении второго выхода 22 второго дешифратора 10 обеспечивается обработка информации с удвоени:й разрядной сеткой за счет соединения выхода 15 переноса второго резервируемого блока 2 через первый вход 13

40 первого блока 11 связи и через элемент И 31, открытый по второму входу единичным сигналом, поступающим с второго выхода 22 второ.-. го дешифратора 10 через третий вход 20 первого блока 11 связи, с входом первого резервируемого блока 1.

Таким образом, в этом случае резервируемые блоки 1 и 2 обеспечивают обработку информации с удвоенной разрядной сеткой, а ре50 зервируемын блок 3 может в это же время решать другую задачу по обработке информации с одинарной разрядной сеткой, т. е. с меньшей точностью.

Информацию на выходе первого 4 н второго 5 мажоритарных блоков следует рассматривать как две части результата решения одной задачи. Информация на выходе третьего 6 .мажоритарного блока представляет результат

1056488 8 решения другой задачи в третьем резервируемом блоке 3.

При формировании единичного сигнала на третьем выходе 23 второго дешифратора 10 осуществляется обработка информации с удвоенной двухразрядной сеткой с помощью второго 2 и третьего 3 резервируемых блоков и решение задачи с одинарной разрядной сеткой в первом 1 резервируемом блоке.

Действительно, единичный сигнал с третьего выхода 23 второго дешифратора 10, поступая на третий вход 21 второго блока 12 связи, разрешает прохождение сигнала переноса с первого входа 14 через элемент И 34 и элемент

ИЛИ 36 на первый выход 28 второго блока 12 связи, откуда он поступает на вход второго 2 резервируемого блока.

В этом случае информация на выходе ервого 4 мажоритарного блока представляет результат решения самостоятельной задачи, а информация на выходах второго 5 и третьего 6 мажоритарных блоков представляет собой две части результата решения друтой задачи.

При Формировании единичного сигнала на . четвертом выходе 25 второго дешифратора 10 обеспечивается обработка информации с удво. енной двухразрядной сеткой с помощью первого 1 и третьего 3 резервируемых блоков, а второй 2 резервируемый блок может быть использован для решения самостоятельной задачи по обработке информации с одинарной и-разрядной сеткой. !

Действительно, единичный сигнал с четвертого выхода 25 второго дешифратора 10 поступает на четвертый вход 24 второго блока 12 связи, откуда он поступает на вход элемента И 35 и разрешает прохождение сигнала переноса с первого входа 14 на второй выход 29 второго блока 12 связи. Си пал с второго выхода 29 второго блока 12 связи поступает на вход первого 1 резервируемого блока.

Информация на выходе первого 4 и третьего 6 мажоритарных блоков представляет в этом случае две части результата переработки информации с удвоенной разрядной сеткой, а информация на выходе второго 5 мажоритарного блока — результат решения друтой задачи по обработке информации с одинарной и-разрядной сеткой.

Таким образом, введение второго триггера, второго дешифратора и двух блоков связи дополнительно позволяет: — осуществлять решение одной задачи по переработке информации в утроенной Зп-разрядной сетке; — осуществлять решение одной задачи по переработке информации с удвоенной 2п-разрядной сеткой и решение другой запачи с одинарной . n-разрядной сеткой. Эти пополни9 1056488.

10 тельные возможности и определяют повыше к 1ние точности переработки информации. 12" »Р и ®- ХЕ р

Действительно, точность представления и 2х переработки цифровой информации в значи- T. c. ФРптость представления велйчнны Х в тельной степени определяется разрядностью (n) 5; предлагаемом устройстве может быль увеличеН резервируемых блоков. Известно, что точ- на либо в р раэ, либо в р раэ. °

2 носп представления. цифровой информации Таким образом, устройство позволяет проопределяется ценой младшего разряда разряд- изводить переработку информации с повышенной сетки z, e. погрешность величины не пре. ной точностью и получить в зависимости от восходит значения ф (p, где . 10 конкретных условии систему це только переР— основание системы счисления. Прн объе-,мейной производительности и достоверности, но цинении двух или трехразрядных резервируе-, и йеременной точности.

1 мых блоков в один блок с 2п-или Зп-разряд- Ввведение второго регистра, второго дешиной сеткой погрешности представления; будут фратора H двух блоков связи не требует пеопределяться величинами < 2„= Р и ф5,р . )5 рестройки технологии таких устройств, так

-, г р-за

Следовательно, выигрыш. в точности представ- как они могут быть выполнены по той же пения и переработки информации можно оце- технологии и на той же элементной базе, что пинать величинами и известное устройство..l056488

1056488

17

Составитель В. Максимов

Редактор А. -Шандор . Техред И. Метелева Корректор О. Тигор

Заказ 9346/57 Тираж 845 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4