Резервированное многоканальное устройство

 

1. РЕЗЕРВИРОВАННОЕ мнет ОКАНАЛЬНОЙ УСТРОЙСТЮ, содержащее в Ксисдом из п каналов задающий генератор , подключенный к счетному входу формирователя импульсных сигналов, обменные входы и выходы которого соединены соответственно с o6мeнны ФI выxoдa вI и входами формирователей импульсных сигналов других каналов, а выход опорного сигнала формирователя импульсных сигналов подключен к выходу обнуления блока приоритета, отличающееся тем, что, с целью обеспечения независимости номинального значения частоты от задержек в трактах формирования и передачи синхронизирующих сигналов , оно в каждом канале содержит согласующие каскады, маркер канала и коммутатор, счетный вход которого подключен к выходу опорного сигнала формирователя импульсных сигналов, ti входов синхронизации - к соответствующим а выходам синхронизации формирователя импульсных сигналов, вход блокировки - к выходу блока приоритета , информационные выходы к установочным входам формирователей импульсных сигналов и.блока приоритета, информационный вход/ соответствующий номеру канала - к маркеру собственного канала, а п-1 других информационных входов коммутатора через согласующие каскады других каналов подключены к соответствующим канальным выходам синхронизации формирователя импульсных сигналов . 2. Устройство по п. 1, о т л ичающееся тем, что котчмутатор содержит П блоков контроля и (п+1)входовой элемент ИЛИ, (п+1)-й СП вход которого подключен к входу блокировки коммутатора, а кажлый из П входов - к выходу соответствующего блока контроля, каждый из которых содержит элемент 2 ИЛИ, два элемента совпадения и элемент сравнения частот, первый вход которого подключен к счетному входу коммутатора , второй вход - к соответствуел 00 ющему информационному входу коммутатора и входу элемента 2 ИЛИ. выход - к второму входу элемента о ю 00 2 ИЛИ и первому входу первого элемента совпадения, второй вход которого подключен к соответствующему входу синхронизации коммутатора , а выходы элементов 2 ИЛИ и первого элемента совпадения через второй элемент совпадения подключены к выходу блоков контроля.

(19) {И) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

PECflVEi JIHH

ОПИСАНИЕ ИЗОБРЕТЕНИ ":К AB TOPCKOM Y СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙ (21 ) 3355868/18-24 (22) 30.10 ° 81 (46) 30.11.83.Бюл. 9 44

072) И.С.Фридман (53 ) 681.374.3 (088.8 ) (56) 1. Авторское свидетельство СССР

К 632108, кл. G 06 F 11/00, 1977.

2. Авторское свидетельство СССР

Ь 767764, кл. G 06 F 11/00, 1978.

3. Авторское свидетельство СССР

К 837306, кл. И 05 K 10/00, 1979. (54) (57) l . .РЕЗЕРВИРОВАННОЕ NHGPOKAHMlbHOE УСТРОЙСТВО,содержащее в каждом из н каналов задающий генератор, подключенный к счетному входу формирователя импульсных сигналов, обменные входы и выходы которого соединены соответственно с обменными выходами и входами формирователей импульсных сигналов других каналов, а выход опорного сигнала формирователя импульсных сигналов подключен к выходу. обнуления блока приоритета, о т л и ч а ю щ е е с я тем, что, с ц елью обеспечени я не з ави си мости номи нального з начени я частоты от задеркек в трактах формирования и передачи синхронизирующих сигналов, оно в каждом канале содержит согласующие каскады, маркер канала и коммутатор, счетный вход которого подключен к выходу опорного сигнала формирователя импульсных сигналов, и входов синхронизации — к соответствующим п.выходам синхронизации формирователя импульсных сигналов, вход

З(51) H 05 K 10/00Р G 06 F ll 18 блокировки — к выходу блока приоритета, информационные выходык установочным входам формирователей импульсных сигналов и блока приоритета, информационный вход, соответствующий номеру канала,- к маркеру собственного канала, а П -1 других информационных входов коммутатора через согласующие каскады других каналов подключены к соответствующим канальным выходам синхронизации формирователя импульсных сигналов.

2. Устройство по и. 1, о т л ичающееся тем, что коммутатор содеркит tlблоков контроля и (И+1)входовой элемент ИЛИ, (П+1)-й вход которого подключен к входу блокировки коммутатора, а каждый из и входов - к выходу соответствующего блока контроля, каждый из которых содеркит элемент 2 ИЛИ, два элемента совпадения и элемент сравнения частот, первый вход которого подключен к счетному входу коммутатора, второй вход — к соответствующему информационному входу коммутатора и входу элемента- 2 ИЛИ. выход - к второму входу элемента

2 ИЛИ и первому входу первого элемента совпадения, второй вход которого подключен к соответствующему входу синхронизации коммутатора, а выходы элементов 2 ИЛИ и перного элемента совпадения через второй элемент совпадения подключены к выходу блоков контроля °

1058098

Изобретение относится к радиоэлектронным устройствам н устройствам автоматики и мажет найти применение в системах передачи данных, дискретных сообщений, цифровых комплексах с резервированием.

Известны резервированные устройства, содержащие резервированный формирователь импульсов и в каждом канале автономный задающий генератор. Для обеспечения принципа ремонтопригодности каналы известных устройств выполняют как разъемные конструктивные единицы. Объединение каналов между собой осуществляют при помощи приемопередающих трактов, включающих в свой состав передающие устройства для работы на линию связи и приемные устройства для согласования линии связи с логическими интегРальными схемами 11.) и (2).

Недостатком устройств является влияние задержек сигналов в приемопередающих трактах на номинальное значение частоты выходных сигналов.

Наиболее близким по технической сущности к предлагаемому является резервированное многоканальное устройство для формирования тактовых импульсов, содержащее в каждом канале резервированного формирователя импульсов высокочастотный генератор, подключенный к связанным между собой блОку приоритета, блоку привязки фазы и нониусному делителю частоты и подключенный через линии связи к аналогичным блокам других каналов. Но этим линиям связи осуществляют передачу сигналов, задающих. режим, один ведузз й, другие ведоуаае каналы по частоте выходных сигналов.

В устройстве при помощи резервированного формирователя импульсов .получают не перекрывающиеся so времени последовательности импульсных сигналов Е -Е, следующих ояжн за другим в определенном порядке.

Гервым следует сигнал Е, он прохо.дит через блоки приоритета, воздей» ствует на блоки привязки фазы, которые вырабатывают сигнал блокировки блоков приоритета и корректируют фаз у иониусного делителя частоты $3) .

Однако влияние тракта по передаче сигнала Е в собственном канале иэ-за вероятностных характеристик задержек может вызвать отклонение частоты от ноьмнального ее значения ,в собственном канале, т.е. сигнал, Вырабатываемый блоком привязки фазы, не подтверждает коэффициент деления ,нониусного делителя младых разря,дов частоты, а изменяет его. Причем это изменение зависит случайным образом от задержек сигналов в приемопередающем тракте.

Цель изобретения — обеспечение независимости номинального значения частоты от задержек сигналов в трактах формирования и передачи синхронизирующих сигналов.

Поставленная цель достигается тем, что резервированное многоканальное устройство, содержащее в каждом из каналов задающий генератор, подключенный к счетному входу формирователя импульсных сигналов, обменные входы и выходы которого соединены соответственно с обменными выходами и входами формирователей импульсных сигналов других каналов, а выход опорного сигнала формирователя импульс ных сигналов подключен к выходу обнуления блока приоритета, в каждом канале содержит и -1 согласующих каскадов, маркер канала и коммутатор, счетный вход которого подключен к выходу опорного сигнала формирователя импульсных сигналов, И входов синхронизации - к соответствующим М выходам синхронизации формирователя импульсных сигналов, вход блокировки - к выходу блока приоритета, информациооные выходык установочным входам формирователя импульсных сигналов и блока приоритета, информационный вход, соответствующий номеру канала, к маркеру собственного канала, а

П"1 других информационных входов коммутатора через согласующие каскады других каналов подключены к соответствующим выходам синхронизации формирователя импульсных сигналов.

Цюме того, коммутатор содержит

П блоков контроля и (П+1)-входовой ,элемент ИЛИ, И+1-й вход которого подключен к входу блокировки коммутатора, а каждый иэ И входовк выходу соответствующего блока контроля, каждый из которых содержит -элемент 2 ИЛИ, два элемента совпадения и элемент сравнени,я частот, первый вход которого подключен к счетному входу коммутатора второй вход - к соответствующему информационному входу коммутатора и входу элемента 2 ИЛИ, выход— к второму входу элемента 2 ЙЛИ и первому входу первого элемента совпадени:я, второй .вход которого подключен к соответствующему входу синхронизации коммутатора, а выходы элементов 2 ИЛИ и первого элемента совпадения через второй элемент совпадения подключены к выходу блоков контроля.

На фиг. 1 представлена блоксхема устройства; на фиг. 2 — схе- . ма коммутатора; на фиг. 3 — схема формирователя импульсных сигналов; на фиг. 4 - схема маркера канала;

1058098

45

55 на фиг. 5 - схема согласующего каскада; на Фиг, б — схема блока приоритета; на фиг. 7 - схема элемента сравнения частот коммутатора.

Устройство (фиг. 1) содержит в каждом из трех каналов Формирователь 1 импульсных сигналов, задающий генератор 2, блок 3 приоритета, коммутатор 4, маркер 5 канала и согласующие каскады б. Обменные входы 7 и 8 и обменные выходы 9 и 10 формирователя 1 при помощи линий

11-16 связи объединяют все формирователи 1 в резервированный форми-. рователь импульсных сигналов, выход 17 опорного сигнала которого подключен к счетному входу 18 коммутатора 4 и входу 19 обнуления блока 3, а выходы 20 — 22 синхронизации соответственно — к входам синхронизации 23 - 25 коммутатора 4 установочный вход 26 — к информационному выходу 27 коммутатора 4 и к установочному входу 28 блока 3, а счетный вход 29 — к выходу генератора 2. Согласующие каскады б подключены к соответствующему номеру подключаемого канала, информационным входам коммутатора 4 соседних каналов при помощи линий

30-35 связи, при этом информационные входы, соответствующие собственному номеру канала 36-1, 37-2, 38-3,при помощи линий связи 39-41 подключены к.соответствующим маркерам 5. Выход 42 блока 3 подключен к входу 43 коммутатора 4 °

Коммутатор 4 (фиг. 2) содержит (11+1)-входовой элемент ИЛИ 44, блоки 45-1 - 45-3 контроля, каждый из которых включает в свой состав элемент 46 сравнения частот, элемент 2 ИЛИ 47, первый 48 и второй 49 элементы совпадений ° В коммутаторе 4 соответствующий информационный вход 36, 37 или 38 подключен к второму входу 50 элемента

46 и первому входу элемента 2 ИЛИ

47, второй вход которого подключен к выходу 51 элемента 46 и первому входу элемента 48, второй вход которого подключен к соответствующему входу 23, 24 или 25, а выход— к второму входу второго элемента 49, первый вход которого соединен с входом элемента 2 ИЛИ 47, а выход—

gl-входу элемента ИЛИ 44, )1 +1-й вход которого соединен с входом 43 блокировки, при этом счетные входы

52 элемента 46 подключены к счетному входу 18 коммутатора 4.

В состав формирователя 1 (фиг.3) входят блоки 53-1 и 53-2 формирования одиночного импульса, делители 54 и 55 младших разрядов на 3=) триггерах, делитель 56 — 58 старших разрядов на J= Kтриггерах, дешифра торы 59-62 сигналов Ец-Е и Е9 со2

15 20

60 ответственно, элементы 63-66 задержки íà J k триггерах, мажоритарный элемент 67, НБ-триггер 68 на инверторах 68-1 и 68-2, элементы

НЕ 69-74. эдементы И-НЕ 75-77 и

J=-k триггеры 78 и 79. Блок 53

,Фиг. 3) содерит выходы 80-82, синхронизирующий вход 83, информационный вход 84.

Маркер 5 (фиг. 4) содержит резисторы 85 и 86 и элемент HE 87, каскад 6 (фиг. 5) — резисторы 88-90, конденсатор 91, транзистор 92 и элемент НЕ 93, блок 3 (фиг. 6) — резисторы 94 и 95, конденсаторы 96 и 97 и RS-триггер 98, а элемент 46 коммутатора 4 (фиг. 7) состоит из триггеров 99-102, элементов НЕ 103-105 и элемента 2 ИЛИ-НЕ 106.

Синфазирование выходных сигналов. устройства осуществляют в два этапа.

На первом этапе осуществляют синфазирование работы делителей

56 - 58 (фиг. 3) при помощи элемента 67, блока 53-1, дешифратора 59 и триггеров 63-66 и 68. Цри этом погрешность расфазировки сигналов между каналами a t+ определяется как

tq/f, где щ - коэФфициент делителей

54 и 55 (фиг. 3), à f - частота генератора 2 (фиг. 1).

На втором этапе при помощи блока 3 и коммутатора 4 осуществляютвыбор ведущего по частоте канала, а при помощи делителей 54 и 55 и блока 53-2 осуществляют синфазирова ние работы каналов с погрешностью

1/ Е.

Синфазирование работы делителей

56-58 осуществляют следующим образом.

11ри пересчете входных сигналов на выходах разрядов делителя набирается определенный код, который дешифрируется дешифратором 59 и запоминается триггером 68. Как только в соседнем канале происходит дешифрация аналогичного кода, во всех каналах срабатывает мажоритарный элемент 67, сигнал с выхода которого относительно сигналов генератора 2 имеет произвольную фазу. Для однозначного приведения всех разрядов делителей частоты используется блок 53-1, в котором вырабатывается импульсный сигнал, время появления которого относительно момента времени срабатывания элемента 67 определяется как

10, П /f) .

Формирователь 1 работает следующим образом.

На вход делителей 56-58 с выхода делителя 55 поступает высокочастотный сигнал. При наборе на выходах разрядов делителя соответствующей комбинации сигналов сраба1058098 тывает дешифратор 59, который переводит RS-триггер 68 в единичное состояние. Сигнал с выхода инвертора 68-1 поступает на элементы

1, 64 и 65 и через элементы 69 и 70 на. выходы 9 и 10. Через интервал времени, определяемый длительностью периода сигналов на счетных входах элементов 63 и 64, происходит их срабатывание. Элемент 63 блокирует по входам 3 разряды ,делителей 56- 58, т.е. пересчет импульсов прекращается. Как только сработает элемент 65 или 66 от сигналов, пришедших с соседних формирователей 1, происходит срабатывание элемента 67. Иажоритарные элементы 67 во всех формирователях 1 срабатывают одновременно и запускают блок 53-1, при помощи которого осуществляется обнуление разрядов делителей 56-58, перевод триггера 68 в нулевое состояние. Далее через интервал времени, определяемый длительностью сигналов, снимаемых с выхода делителя 55, происходит переход триггера 68 в единичное состояние и начинается работа делителей 56-58.

Поскольку делитель обнулен, то во всех каналах начинается одновременный счет импульсов. Сигналы

Е -. Е дешифрируются в различные моменты времени от начала отсчета, чем и достигается их разнесение во времени.

При,поступлении на вхоц блока

53-2 формирователя 1 сигналов, например Е первого канала, в первом канале происходит подтверждение состояний разрядов делителя 55, поскрльку сигнал Е сформирован в этом же канале, а во втором и третьем каналах происходит корректировка фазы делителя 55 относительно сигналов Е, т.е. частота работы во втором и третьем каналах определяется первым каналом.

Таким образом, на первом этапе синфазирования во всех каналах получают одинаковые по частоте сигналы Еа Е, при этом разноименные сигналы различных каналов не перекрываются между собой во времени, т.е. жмеют временную селекцию.

На втором этапе синфазирования разделенные во времени сигналы ЕоЕ используются для управления блоком 3, представляющим собой элемент памяти (триггер 98). Гфи этом сигналы Ео воздействуют на блок 5 непосредственно, а сигналы

Е -Е через коммутатор 4.

Прохождение сигналов Е -Е> через коммутатор 4 подчинено следующим правилам: при совпадении номера .сигнала с номером канала последо10

65 вательность одноименных сигналов поступает на выход коммутатора 4, минуя приемопередающий тракт; если номер канала не совпадает с номе I ром сигнала, то последний проходит через приемопередающий тракт; первым через коммутатор 4 проходит сигнал первого канала, вторым - сигнал второго канала и т д сигнал, прошедший коммутатор 4 первым, запрещает прохождение всех последующих сигналов.

Элемент 46 (фиг. 7) работает сле- дующим образом, При поступлении на вход элемента 1

46 импульсного сигнала на выходе имеется нулевой потенциал. При поступлении статического потенциала на вход элемента 46 получают на выходе "1".

Изменение состояний элемента 46 осуществляется следующим образом.

Ка входы 50 и 52 элемента 46 поступают сигналы Е4 и Е соответственно. Сигнал Е проходит через элементы 103 и 104 и устанавливает

D-триггеры 99 и 100 в единичное состояние. Сигнал с инверсного выхода триггера 100 разрешает прохождение сигналов Е на выход элемента 106. В связи с этим триггеры

101 и 102 также устанавливаются в единичное состояние. На выходе 51 получают нулевой потенциал, снимаемый с инверсного выхода триггера

102.

При наличии на входе 50 "0", т.е. сигнала с маркера 5, на выходЕ 51 формируется "1" следующим образом.

На выходе элемента 103 имеется

".1", на выходе элемента 106 — "0", на выходе элемента 105 — "1", на входе S триггера 100 - "0", и сигнал Е> переводит триггеры 101 и 102 в нулевое состояние.

Таким образом, информация с выхода .элемента 46 определяется сигналом на ее входе, который в свою очередь является информационным входом блока 45п, где и — номер канала, на второй синхронизирующий вход блока 45 поступает одноименный сигнал собственного канала.

Если к информационному входу блока 45 И подключен маркер 5, задающий Статический потенциал на входе, то элемент 46 разрешает прохождение сигнала собственного канала на выход коммутатора 4 через элемент ИЛИ 44, т.е. сигнал собственного канала минует приемопередающий тракт. Еслй на информационном входе блока контроля имеется импульсный сигнал, то этот сигнал про" ходит элемент ИЛИ 44.

Рассмотрим прохождение сигналов через коммутатор 4. Допустим, что

1058098 логические элементы в составе комму- татора 4 полажительныв. В этом случае нулевой логический сигнал, поступивший с маркера 5, переводит элемент 46 в состояние логической единицы, через элемент 48 пропускается последовательность сигналов Е», а на выходе элемента 47 имеется разрешающий потенциал для элемента 49.

В связи с этим сигнал Е» проходит на вход элемента ИЛИ 44. В других блоках контроля поступают на входы элемента ИЛИ 44 соответственно сигналы Е второго канала и Е8. третьего канала.

Гфюхождение сигналов соседних каналов осуществляется следующим образом.

Во втором канале на вход 36 при помощи. линии связи подаются сигналы Е» первого канала. Как отмечалось, при поступлении на эле« мент 46 импульсного сигнала Е» первого канала на выходе этого эле«. мента формируется логический нуль, который блокирует элемент 48 и разрешает прохождение сигналов Е» первого канала через элемент 47. и элемент 49 на вход элемента ИЛИ 44.

Таким образом, на входах элемента ИЛИ 44 имеются все последовательности импульсных сигналов

Е» -Е8.

Первым по временной диаграмме проходит сигнал Е», который воздействует на,вход 19 обнуления блока 3 и на вход 26 установки . Блок 3 блокирует элемент 44. Таким образом, на входы установки формирователя 1 действуют во веех каналах сигналы Е».

Однако в первом канале они пропускаются через минимальное количество микросхем, минуя межканальные связи.

В первом канале сигналы Е» подтверждают внутреннее состоянйе формирователя 1, во втором и третьемсинхронизируют работу формирователей 1,задавая им частоту первого канала.

При отключении первого канала на входах 36 блоков контроля ком« мутаторов 4 второго и третьего каналов устанавливается логическая единица, при воздействии которой

-(статического уровня) на элемент 46 на выходе получают нулевой потен5 . циал. По входу 36 сигналы отсутствуют, а прохождение сигналов 23 запрещено. На выходе элемента 49 устанавливается нулевой потенциал, который не влияет на,работу элемента 44. Поскольку сигналы второго ка»0 нала Е2 попадают через элементы 44, выходы 27 на выходы блока 3 раньше, чем сигналы третьего канала, то ведущим становится второй канал, при этом сигналы Е на вход собствен15 ного канала благодаря маркеру 5 поступают по кратчайшему тракту и не меняют внутреннего состояния формирователя 1 второго канала, т.е. сигналы ведущего по частоте канала для подтверждения состояния делителей 55 пропускаются по кратчайшему пути через элементы собственного канала.

Положительный эффект изобретения заключается в устранении влияния тракта по формированию и передаче фазирующего канала на номинальное значение ведущего по частоте канала, т.е. частота фазирующих сигналов определяется только коэффициентом

З0 деления ведущего по частоте канала резервированного формирователя импульсов. Отмеченные свойства устройства снимают ограничения по длине линии связи между каналами, что

35 в свою очередь улучшает технологичные и эксплуатационные характеристики устройства. Кроме того, предлагаемое устройство не чувствительно к отказам в цепях передачи фазирующих сигналов типа "0" и "1",что повышает адаптивность устройства.

Указанные преимущества достигаются введением передающих устройств, коммутатора и маркера каналов, по45 зволяющего для фазирующих сигналов собственного канала исключить тракт по передаче фазирующего сигнала и обеспечить кратчайший путь по его передаче с входа на выход, используя элементы, только собственного канала.

1058098

1058098

1058098

Фиг. 7

Составитель В.Максимов

Редактор A .Курах Техред Л.Пилипенко Корректор Г.Решетник

Эакаэ 9604/59 Тираж 845 . :.одпи с н ое

ВНИИПИ Государственного комитета СССР по делам ивабретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4