Устройство асинхронного ввода двоичной информации в цифровой канал связи

 

УСТРОЙСТВО АСИНХРОННОГО ВВОДА ДВОИЧНОЙ ИНФОРМАЦИИ В Ш1ФРОВОЙ КАНАЛ СВЯЗИ, содержащее на передгиощей стороне блок фиксации фазового сдвига, последовательно соединенные блок эластичной памяти, первый и второй блоки введения вспомогательшдх сигналов, а также последовательно соединенные счетчик циклов/ блок изменения цикла на один такт и распредедитель импульсов , причем второй и третий выходы блока эластичной памяти соединены с соответствующими входами блока фиксации фазового сдвига, а первый, второй , третий и четвертый выходы распре делителя импульсов подключены соответственно к первым управляющим входам счетчика циклов, блока эластичной памяти, первого и второго блоков введения вспомогательных сигналов, а на приемной стороне - бяок выделения вспомогательных сигналов, приемник синхронизирующих сигналов , последовательно соединенные блок изменения цикла на такт, распределитель импульсов блок восстановления тактовых импульсов и блок эластичной памяти, причем второй и третий выходы распределителя импульсов соединены соответственно с первым входом приемника синхронизнрующих сигналов и вторым входом блока эластичной памяти, информационный вход которого соединен с соответствующим входом блока вьаделеIния вспомогательных сигналов, отличающееся тем, что, с целью обеспечения ввода информации при двустороннем направлении фазовых сдвигов, вызываемых расстройкой тактовых час тот входного сигнала и канала связи, на передающей стороне введены элепмент ИЛИ, первый и второй элементы и, пртчем первый выход блока фиксации фазового сдвига подключен к первьт входам элемента ИЛИ и первого элемента И, второй выход блока фиксации фазового сдвига подключен к второму входу элемента ИЛИ и первому входу второго , элемента И, выход элемента ИЛИ подключен к второму управляющему входу счетчика циклов, яыход которого g соединен с вторьвгШ входами первого « и второго элементов И, выходы кото- /Л рых соединены с вторыми управляюцими входами соответственно первого и f второго блоков введения вспомогательных сигналов, а на приёмной стороне S введены корректор сигналов синхроннэацин , блок задержки и блок определения направления фазовой коррекции, причем выход блока выделения вспсмло:л гательных сигналов соединен с псрвыto ми входами корректора сигналов синхронизации и блока определения наCb правления фазовой коррекции, выход :о которого подключен к первому входу блока изменения цикла на один такт DO и второму входу корректора сигналов синхронизации, третий вход которого соединен с первым выходом блока задержки , вторс вход которого подклю-{ чен к второму входу блока изменения цикла на один TRKT, при этом первый и второй выходы приемника синхроннзирующих сигналов подключены соответственно кВХОДУ блока задержки и второму входу блока определения направления фазовой коррекции.

СОЮЗ СОЕЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1% (И) Ю1) Н 01 3 3 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬПЖ (21) 3389535/18-09 (22) 28. 01.8.2

,46) 07.12.83. Бвл, В 45

7 2) Г. П, Абуго в

53) 621.395.44з621.37 (088.8) (56) 1. Авторское свидетельство СССР

II 454702 кл.Н 04 J 3/06 1975.

2. Авторское свидетельство СССР

В 436450, кл. Н 04 ) 3/00, 1974. (54) (57) УС1РОЙС1ВО АСИНХРОННОГО ВВОДА ДВОИЧНОИ ИНФОРМАЦИИ В Ц ИФРОВОЯ

КАНАЛ СВЯЗИ, содержащее на передающей стороне блок фиксации фазового сдвига, последовательно соединенные блок эластичной памяти, первый и второй блоки введения вспомогательных сигналов, а также последовательно соединенные счетчик циклов, блок изменения цикла на один такт и распредедитель импульсов, причем второй к третий выходы блока эластичной памяти соединены с соответствующими входами блока фиксации- фазового сдвига, а первый, второй, третий и четвертый выходы распре-. делителя импульсов подключены соответственно к первым управляющим входам счетчика цнклов, блока эластичной памяти, первого к второго блоков введения вспомогательных сигналов, а на приемной стороне — блок выделения вспомогательных сигналов, прйемник синхроннзирующих сигналов, последовательно соединенные блок изменения цикла на один такт, распределитель импульсов, блок восстановления тактовых импульсов и блок эластичной памяти, причем второй и третий выходы распределителя импульсов соединены соответственно с первьзч,входом приемника синхронизирующкх сигналов и вторым входом блока эластичной памяти, информационный вход которого соединен с соответствующим входом блока выделе. нйя вспомогательных сигналов, о тл и ч а ю щ е е с я тем, что, с целью обеспечения ввода информации п1з(дву.стороннем направлении фазовых сдвигов, вызываемых расстройкой тактовых час тот входного сигнала и канала связи, на передающей стороне введены элелмент ИЛИ, первый и второй элемент И, причем первый выход блока фиксации фазового сдвига подключен к первеич входам элемента ИЛИ и первого элемента И, второй выход блока фиксации фазового сдвига подключен к второму входу элемента ИЛИ и первому входу второго. элемента И, выход элемента ИЛИ подключен к второму управляющему входу счетчика циклов, выход которого Я соединен с вторыми входами первого и второго элементов И, выходы которых соединены с вторыми управляющими входами соответственно первого и С второго блоков введения вспомогательных сигналов, а на приемной стороне а введены корректор сигналов синхрони-» зацни, блок задержки и блок опреде- ления направления фазовой коррекции, причем выход блока выделения вспомогательных сигналов соединен с первымм вх амк корректора сигналов синхронизации и блока определения направления фазовой коррекции, выход которого подключен к первому входу блока изменения цикла на одик такт и второму входу корректора сигналов синхронизации, третий вход которого соединен с первым выходом блока задержки, второй вход которого подключен к второму входу блока изменения е цикла на один такт, при этом первый г и второй выходы приемника синхронизирующих сигналов подключены соответственно к .входу блока задержки и второму входу блока определения направления фазовой коррекции.

1059633

Изобретение относится к электросвязи и может быть использовано в аппаратуре многоканальной передачи двоичной информации и в оборудовании цифровых сетей связи. известно устройство асинхронного 5 ввода двоичной информации в цифровой канал связи, содержащее на передающей станции эластичную память, блок фиксации фазового сдвига, распределитель, блок изменения цикла и блок вписываяия вспомогательных посылок, а на приемной станции - блок выделения вспомогательных посылок, приемник сиНхронизации, распределитель, блок изменения цикла, эластичную па- 15 мять и блок восстановления тактовой частоты (1) .

Известное устройство характеризуется малой величиной допустимой расстройки тактовых частот входного сиг- gg нала и канала связи.

Наиболее близким техническим решением к предлагаемому является устройство асинхронного ввода двоичной информации в цифровой канал связи, содержащее на передающей стороне блок фиксации фазового сдвига, последовательно соединенные блок эластичной памяти, первый и второй блоки введения вспомогательных сигналов, а так.ке последовательно соединенные счетчик циклов, блок изменения цикла на один такт и распределитель импульсов,.причем второй и третий выходы блока эластичной памяти соединены с соответствующими входами блока фиксации фазового сдвига, а первый, второй, третий и четвертый выходы распределителя импульсов подключены соответственно к первым управляющим входам счетчика циклов, блока эластич.40 нбй памяти, первого и второго блоков введения вспомогательных сигналов, а на приемной стороне — блок выделения вспомогательных сигналов, приемник синхронизирующих сигналов, последо- 45 вательно соединенные блок изменения цикла на одий такт, распределитель импульсов, блок восстановления так-, товых импульсов и блок эластичной пам, при ем втоРой и третий выходы распределителя импульсов соединены . соответственно с первым входом приемника синхронизирующих сигналов и вторым входом блока эластичной памяти, информационный вход которого соединен с соответствующим входом блока выделения вспомогательных сигналов (21 .

Недостатком известного устройства является возможность коррекции фазо-, 60 вых сдвигов, вызванных расстройкой тактовых частот входного сигнала и канала связи, только в одном направлении., что приводит к необходимости, введения начальной расстройки, кото- 65 рая должна бить достаточно мала, но превышала суммарную нестабильность этих частот. Кроме того, известное устройство обладает малым диапазоном допустимых расстроек частот.

Цель изобретения — обеспечение ввода информации при двустороннем направлении фазовых сдвигов, вызываемых расстройкой тактовых частот входного сигнала и канала связи.

Поставленная цель достигается тем

I что в устройство асинхронного ввода двоичной информации в цифровой канал .связи, содержащее на передающей стороне блок фиксации фазового сдвига, последовательно соединенные блок эластичной памяти, первый и второй блоки введения вспомогательных сигналов, а также последовательно соединенные счетчик циклов, блок изменения цикла на один такт и распределитель импульсов, причем второй и третий выходы блока эластичной памяти соединены с соответствующими входами блока фиксации фазового сдвига, а первый, второй, третий и четвертый выходы распределителя импульсов подключены соответственно к первым управляющим входам счетчика циклов, блока эластичной памяти, первого и второго блоков введения вспомогательных сигналов, а на приемной сторонеблок выделения вспомогательных сигналов, приемник синхрониэирующих сигналов, последовательно соединенные блок изменения цикла на один такт, распределитель импульсов,.блок восстановления тактовых импульсов и блок эластичной памяти, причем второй и третий выходы распределителя импульсов соединены соответственно с первым входом приемника синхронизирующих сигналов и вторым входом блока эластичной памяти, информацион- . ный вход которого соединен с соответствующим входом блока выделения вспомогательных сигналов, на передаюцей стороне введены элемент ИЛИ, первый и второй элементы И; причем первый выход блока фиксации фазового сдвига подключен к первым входам элемента ИЛИ и первого элемента И, второй выход блока фиксации фазового сдвига подключен к второму входу элемента HJIH и первому входу второго элемента И, выход элемента ИЛИ подключен к второму управляющему входу счетчика циклов, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены с вторыми управляюцими входами соответственно первого.è второго блоков введения вспомогательных сигналов, а на приемной стороне введены корректор сиг-;; налов синхронизации, блок задержки и блок определения направления фазовой. коррекции, причем выход

1059633 блока бЬщеления вспомогательных сигналов соединен с первыми входами корректора сигналов синхронизации и блока определения направления фазовой коррекции, выход которого подключен к первому входу блока изменения цикла на один такт и второму входу корректора сигналов синхронизации, третий вход которого соединен с первым выходом блока задержки, второй вход которого подключен к второму входу блока изменения цикла на один такт, при этом первый н второй выходы приемника синхронизирующих сигна-. лов подключены соответственно к входу блока задержки и второму входу 15 блока определения направления фаэовой коррекции.

На чертеже показана структурная электрическая схема устройства асинхронного ввода двоичной информации в цифровой канал связи.

Устройство содержит на передающей стороне блок 1 фиксации фазового сдвига, блок 2 эластичной памяти, первый блок 3 введения вспомогатель- 25 ных сигналов, второй блок 4 введения вспомогательных сигналов, счетчик 5 циклов, диск 6 изменения цикла на один такт, распределитель 7 импульсов, элемент ИЛИ 8, первый эле- 30 мент И 9, второй элемент И 10, а на приемной стороне корректор 11 сигналов синхронизации, приемник 12.синхронизирующих сигналов, блок 13 задержки, блок 14 определения направления фазовой коррекции, блок 15 изменения цикла на один такт, блок 16 восстановления тактовых импульсов, блок 17 выделения вспомогательных сигналов, распределитель 18 импульсов, блок 19 эластичной памяти. 40

Устройство работает следующим образом.

На передающей стороне входной сигнал записывается в блок 2. При считывании этого сигнала импульсной пос-45 ледовательностью с распределителя 7 . Формируется цикл передачи, состоящий из е информационных и двух вспомогательных посылок, которые вписываются в передаваемый сигнал блока- 50 ми 3 и 4, В качестве вспомогательных посылок используются дублирующие и инверсные посылки.

Использование предлагаемого изобретения позволяет обеспечить возмэжфазовый сдвиг между импульсами записи и считывания контролируется блоком 1, который следит не только за erо величиной, но и эа направлением. Когда фазовый сдвиг достигает, порогового значения на одном нз выходов блока 1, в зависимости от 60 .знака сдвига появляется сигнал, который через элемент ИЛИ 8 включает счетчик 5. При этом счетчик 5 на время и циклов включает первый и второй элементы И 19 н 20, которые в зависимости от знака фазового сдвига воздействуют на один из блоков (3 ИЛИ 4), который заменяет вписываемую им вспомогательную посыпку ее логической инверсией. В (n +i) -м цикле с помощью блока 6, воздействующего на распределитель 7, число информационных посылок в зависимости от направления фазового сдвига однократно увеличивается.или уменьшается на 1 тактов, где 8 - целое число.

На приемной стороне принятый сиг» нал вписывается в блок 19 с помощью импульсной последовательности с распределителя 10, исключающий нэ этого сигнала вспомогательные посылки.

Считывание сигнала иэ баока 19 производится абонентской тактовой частотой, восстановленной блоком 16.

Принятый сигнал проходит также через блок 17, выделяющий, посылки, зависимые от информационных, и через корректор 11 попадает в приемник 12. Приемник 12 находит вспомогательные посылки и контролирует их состояние. При обнаружении изменения одной из вспомогательных посылок в

k циклах приемник синхронизации выдает сигнал,. который задерживается в блоке 13 на и -k циклов и воздействует на блок 15. Одновременно блок 14 по изменившей знак вспомогательной посылке определяет направление необходимой фазовой коррекции н в соотзетствии с его сигналом блок 15 уменьшает или увеличивает на тактов длительность формируемого распределителем 18 (и+1)-го цикла, корректируя фазу тактовой частоты, восстанавливаемой блоком 16.

Для обеспечения работы при больших расстройках тактовых частот входного сигнала и канала связи на входе приемника 12 включен корректор 11, который до обнаружения приемником 12 сигнала о наличии фазового сдвига подтверждает синхрониэм, если вспомогательные посылки в предыдущем и текущем цикле совпадают и содержат не более одной измененной вспомогательной посылки. После обнаружения сигнала о наличии фазового сдвига и до коррекции его в (n+1)-м цикле корректор 11 подтверждает наличие синхронизма, если вспомогательные посылки соответствуют обнаруженному сигналу. Таким образом каждый фазовый сдвиг приводит к поступлению в приемник синхронизации лишь одного импульса,. яе подтверждающего наличие синхронизма.

1059633

Составитель В.Шевцов

Редактор М.Ткач Техред Л.Микеш Корректор Г.Решетник

Заказ 9850/56 . Тираж 703, Подписное

ВНИИПИ Государственйого комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4 ность двухсторонней коррекции фазовых сдвигов, вызываемых расстройкой тактовых частот входного сигнала н., канала связи, н обладает увеличенным в 2 раза по отношению к прототипу диапазонами допустивших расстроек частот.