Цифровой измеритель мощности
ЦИФРОВОЙ ИЗМЕРИТЕЛЬ МОЩЙОСТИ , по авт. св. I 970250, отличающийся тем, что, с целью повышения точности измерения, двухтактный интегрирующий преобразователь содержит блок формирования, четыре ключа и два интегратора, входы которых через первый и второй ключи соответственно подключены к входу двухтактного интегрирующего преобразова-, теля, а выходы через третий и четвертый ключи соответственно - к входу блока формирования, выход которого является выходом двухтактного интегрирующего преобразователя, причон управляющие входы всех ключей подключены к дополнительным выходам блока Управления кс 1мутатооом. со
COOS СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) 3(SD 01R21 06
l
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ г
Н ABTOPCH0lVIY СВИДЕТЕЛЬСТВ,Ф (61) 970250 (21) 34047 35/18 (22) 03.03.82 (46) 15.12.83. Бюл. )) 46 (72) В.И.Диденко, A.È. Наконечный и О.И.Чайковский (71) Львовский ордена Ленина политехнический институт им. Ленинского комсомола и Московский ордена Ленина и ордена Октябрьской Революции энергетический .институт (53) 621. 317. 82 (088.8) (56) 1. Авторское свидетельство СССР ,9 970250, кл. G 01 К 21/06, 1981. (54) (57) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ i40@8OCTHf no ))T. . 9 970250, о т л ич ающи и с я тем, что, с целью повыш(.ния точности измерения, двухтактный интегрирующий преобразователь содержит блок формирования, четыре ключа и два интегратора, входы которых через первый и второй ключи соответственно подключены к входу двухтактного интегрирующего преобразова.-, теля, а выходы через третий и четвертый ключи соответственно - к входу блока формирования, выход которого является выходом двухтактного интегрирующего преобразователя, причем управляющие входы всех ключей подключены к дополнительным выходам блока управления коммутатором.
1061059
Изобретение относится к цифровой электроизмерительной технике и может быть применено при построении измери-. телей активной мощности непрерывных и радиоимпульсных колебаний.
По основному авт. св. 9 970250 известен цифровой измеритель мощности, содержащий первый и второй входные преобразователи, входы которых подключены к.шинам входных сигналов, а управляющие. входы — к первому и второму выходам блока выбора диапазона, входы которого подключены к выходам преобразователей, третий выход. которого соединен с синхрониэирующим входом индикатора, вход кото- 15 рого через счетчик соединен с выходом элемента И, входы которого подключены соответственно к выходам генератора импульсов и элемента ИЛИ, первый вход которого подключен к первому входу р() блока управления коммутатором и через блок выделения периода и переключатель, к входной шине опорного сигнала или к выходу первого входного преобразователя, а второй вход элемента
ИЛИ подключен к второму входу блока
25 управления коммутатором и через последовательно соединенные двухтатный . интегрирующий преобразователь и умножитель к выходам коммутатора, первый вход которого через инвертср, а второй непосредственно подключены к выходу первого входного преобразователя, третий вход — к выходу второго входного преобразователя, четвертый и пятый входы — к выходам источника
Опорного сигнала, а управляющие вхо му лы - к выходам блока управления ксмтаторсм Я
В известном устройстве измеряемая мощность определяется как полусумма результатов двух циклов измерения, каждый иэ которых состоит иэ двух тактов
Р4 2 Р2 Р4
Р= . tk g — y где P — итоговое значение мощности;
Р— результат первого цикла иэ1 мерения;
P — результат второго цикла из-2 мерения: к - постоянный коэффициенту.
6 — суммарное напряжение смещения перемножителя и двухтактногс интегрирующего пре- 55 образ ов ат ел я .
Второе слагаемое выражения (1) представляет погрешность, которая вносится иэ-эа наличия дрейфов напряжения смещения перемножителя и УПТ 60
6 интегратора, она во много раэ меньme аналогичной погрешности при двухтактном интегрировании.
Недостатком этОГО цифрОВОГО иэме— риккеля мощности является сравнитель- 65 но невысокая точность измерения мощности вследствие существенного влияния на результат измерения дрейфа эквивалентного напряжения смещения одного иэ каналов перемножителя и угловых погрешностей, обусловленных неравенством сдвига фаз в каналах преобраэования, а также сдвига фаэ между напряжением и током.
Цель изобретения — повышение точности измерения.
Поставленная цель достиг аетс я тем, что двухтактный интегрирующий преобразователь .содержит блок формированияя, четыре ключ а и дв а интегратора, входы которых через первый и второй ключи соответств еннс подключ ены к входу двухтактногс интегрирующегr> преобразователя, а выходы через третий и четвертый ключи соответственно к входу блока формирования, выход которогс является выходом двухтактного интегрирующего преобразователя, причем управляющие входы всех ключей подключены к дополнительным выходам блока управления коммутатором.
Па фиг. 1 приведена структурная схема цифрового измерителя активной мощности; на фиг. 2 — временные диаграммы. устройство содержит первый 1 и, второй 2 входные преобразователи напряжения и тока, входы которых подключены к шинам 3 и 4 входных сигналов. Управляющие входы входных преобразователей подключены соотвественно к первому и второму выходам блока 5 выбора диапазона. Выход входного преобразователя 1 напряжения подключен к второму входу переключателя
6, к второму входу блока 5 выбора диапазона, к второму входу коммутатора
7 и к входу инвертора 8. Выход последнего соединен с первым входом коммутатора 7. Выход входного преобраз ов ателя 2 тока подключен к третьему входу коммутатора 7 и к первому входу блока 5 выбора диапазона. Выходы источника 9 опорных напряжений соединены с четвертым и пятым входами коммутатора 7. Управляющие входы последнего соединены с выходами блока 10 управления. Оба выхода коммутатора 7 соединены с вхсдами перемножителя 11. Выход последнего соединен с входами первого
12 и второго 13 ключей ° Управляющий вход первого ключа 12 соединен с первьщ выходом блока 10 управления и управляющим входом третьего ключа -14, а управляющий вход второго ключа 13 соединен с вторым выходом блока 10 управления. Выходы обоих ключей соединены с входами соответственно первого 15 и второго 16 интеграторов . Выходы последних соединены соответственно с входами третьего 14 и четвертого 17 ключей. Управ1061059
4 ар ар, " 4р к„ ляющий вход четвертого, ключа 17 сое- сутствует так как он
t как они предн азн ач единен с третьим выходом. блока 10 ны для преобразования ования лишь переменуправления. Выходы ключей 14 и 17 ных составляющих входных сигналов соединены с входом блока 18 формиро- и гальванически не связан е связаны с входами вания. Выход последнего. соединен с перемножителя. вторым входом блока 10 управления Выходной сигнал перемножителя 11 ьные входы первои с вторым входом элемента 19 ИЛИ, . поступает на сигнальные первый вход которого соединен с вы- го и второго ключей 12 и 13. Последходом блока 20 выделения периода и ние замыкаются сиги сигналами на первом
|Выхо эл первым входом блока 10 управления. и втором выходах блока 10 а унравлеход элемента 19 ИЛИ соединен с вто- (0 ния на время П T одновременно с. треть. вхо
,рым входом элемента 21 И, первый им ключом 14 и элементами смм д которого соединен с выходом ге- ра 7. Четвертый ключ 17 находится нератора 22 импульсов. Выход элемен- в этом случае в раэомкн т вход через счетчик 23 соединен с ии. При этом происходит инт ходом индикатора 24, синхронизирую- 15 вание выходного сигнала перемножиинтегрирощий вход которого соединен с треть- теля ll первым 15 и вторым 16 и нт егим выходом блока 5 выбора поддиапаза- раторами. ходе первого интегна. Вход блока 20 выбора периода сое- Нарпяжение на выход пе вый вх динен с выходом переключателя 6, на ратора 15 в конце перв ервого такта опрепервы вход которого подается опор- 2р делнется из выражения ный сигнал с шины 25.
Устройство рабОтает следующИм об„n7 п7
Через переключатель 6 на вход блоо 0 ка 20 выделения периода поступает о либо выходной сигнал входного преоб: 25 ni и р / разователя 1 напряжения к, U (4 ) при," 21 ) Одр " f 4Р ц4Р л < Е Р0 ф 4Р 4Р0 s синусоидальной форме последнего, либо с источника опорного сигнала" 0 час00 тота которого равна основной частоте входного сигн а, когда н р ение 30 4Р0- эквивалентное напрЯжение смец (t) периодично, но не синусоидально щения УПТ первого интегратора. В последнем учае измеряется актив- Учитывая неизменность дрейфа за время преобразования, а также то, что В первом такте с п,,ью блока 20 "н "ра периодической и симметрич выделения периода вырабатывается им- З пульс длительностью и Т (Т вЂ” период н I колебаний входного сигнала), посредством которого через блок 10 управ - U, =, ц„NU (ЦД(— ления замыкаются соответствующие элементы коммутатора 7 . B этом слу- 40 чае на первый вход перемножителя 11 () ц С9) с выхода входного преобразователя 1 напряжения подается в определенном ат бе напряжени к 0 (t) второй вход — сигнал с выхода вход- 45 сигналов ного преобразователя 2 тока пропор- " )=" "«эЭ Ф 1 " ()в циональный току к j (t) . С учетом e24à в каналах йеремножителя его,m%я(И Ч-цД, выходное напряжение имеет вид .гдето —. дополни и ител ьный угол сдвига фаз в канале напряжения; „ф + 0"4РД(.ц,(4). +0®р0), (2) ((- дополнительный угол сдвига фаз в канале токау где к„-. коэффициент преобразования - - Фазовый сдвиг сдвиг. между входным перемножителя током и Входным н н апряжением, 40 - дрейф эквивалентного напряже- получим ния смещения в к,„,-,ле преоб 55 разования напряжения перемно- i o т Чих = U,Oz609$$%(q,-q )lip U pz- лренф эквивалентного налрннет ния смещения в канале преоб- "Т1" раэования тока перемножителя 60 АР,- а1 и (,-y,1-0,0, 1.уе,п(,.,), Е 0» (t) Кэ V(4); тЕ j< Е у ) Чя(t) - к 0Ч(С) . 4Р ЛР0 дрейф напряжения смещения входных преобразователей в выражении (2) от106 1059 Напряжение на выходе второго ин- тегратора 16 в конце первого такта при равенстве постоянных времени "<2 = <рг "- равно knnT 5 0щ, = л t < 2ñ ùños((p<-4pg1 (<<п,з<«< s n» (6) интегрируется до тех пор, пока выходное напряжение первого интегратора 15 не станет равным нулю. Уравнение второго такта имеет вид Т„ Тх„ тк< "« "n("Ь<кх J "о<"ог< j EA> <)t „„J Oo<вgp dt+ пТ л< (x< <,(Од„о, < ф < „,а< кд,:о, (>) и(где Т« — суммарное время первого цикла преобразования равное и Т +1„< (t r< — время второго такта интегрирования).. Принимая во внимание (5) и учитывая, что Т„, — nT=t, выражение (9) можх< но записать AnTuIигсОэсрсоб(с <-g )-AnTU < Дкк Оо Одр< Дкк Одр, Оо< Одро (< О) r II Д=— р< р где Р о = "о< (о2 Учитывая, что значение измеряемой мощности с помсщью первого интегратора 15 в первсм его цикле номинально равно Р„(),(j„ HeH < (10) можно записать Р„„= AtÄÄp -At«åäp,+Atõ<"î An cos(«<<-< После окончания второго такта выд ходным сигналом блока 18 формирования через блок 10 управления выключаются элементы кскмутатора 7, а так-, .же первый 12 и .третий 14 ключи. rq AnTu<02 Э«« 1<2 (<«<- <<<,)- 4ОТЕд - 2 /1) Е,х„ « Рхг "< хг(- хр< " кх"о "*рг " кг",кр,аког ъ х2 (An 7соэ(<<<<-<
II где Сдр = E - — дрейф эквивалентного -напряжедрг ни я смещения второго интегра- тора. В течение первого такта выходным импульсом блока 20 выделения периода открывается элемент 19 ИЛИ, что приводит к срабатыванию элемента 21 И, и на вход счетчика 23 поступает число импульсов Н< о ( н„=— (7). 20 (" где Т - период импульсов генератора О 22 импульсов. После окончания первого такта интегрирования сигнал с выхода блока 25 20 выделения периода поступает на блок 10 управления, который размыкает второй ключ 13, а первый 12 и третий 14 ключи остаются в замкнутом состоянии. Одновременно с помощью того же блока 10 управления подключаюТся определенные элементы коммутатора 7 таким образсыр что на вход перемножителя 11 подается напряжение (-ОО<), а на второй вход@2. Выходное напряжение перемножителя Il2 ко((-ко< ко<<код -"0<ÎII< Одр,О021 (<) На время существования выходного импульса блока 18 формирования дли- 4 тельностью х<срабатывает элемент 19 ИЛИ, и через элемент 21 И на вход счетчика 23 поступает М2 импульсов < к< (12) М ---"- 2 (о 50 В течение второго такта на втором интеграторе 16 происходит запсыинание результата интегрирования первого такта. В третьем такте, который начинает-, ся сразу после окончания второго такта, управляющим сигналом с блока 10 управления подключаются элементы коммутатора 7 таким образсм, что на первый вход перемножителя 11 подается напряжение()о<, а на второй вход (-()О2) . Одновременно с элементами коммутатора 7 срабатывают второй 13 и четвертый 17 ключи. При этом выходное напряжение перемножителя Оо ко(о<<< Оо<«кдр, Оо<орр< "др,"221 (!<) Ю интегрируется до тех пор, пока выходное напряжение второго интегратора, 16 не станет равным нулю. Учитывая выражение (6), значение измеряемой мощности можно записать 1061059 Учитывая честность функции косинус и нечетность функции синус, выраже- ° ние (16) можно записать следующим образ ом v„nV ((-U>)U»»>SfñÎÁ(М»-V )-Ч»ц»э»иф" " И -ч ) 4р1 и () где1х - время третьего такта интегрирования. В третьем такте на вход счетчика 23 поступает М импульсов »2Е „р -4»»7u>u "(/ Рхз 4 Тсоь(»»»- p,) В шестом такте управляющим сигна" нет равным нулю. После. окончания лом блока 10 управления включаются второго цикла преобразования все I соответствующйе элементы ксммутатора элементы коммутатора 7, а также клю7 и второй 13 и четвертый 17 ключЮ, чи 12,13,14 к 17 размыкаются, при при этом на входы перемножителя 11 45 этом схема устанавливается в исходподаются опорные сигналы ("Ug») и ное положение. (-U<) . Интегрирование длится до тех Значение измеряемой мощности во п»ор, пока значение выходного напря- втором цикле преобразования с помощью жения второго интегратора 16 не ста- второго интегратора 16 равно 11 р А „Я4 „-44„U,0„ -А цu„u + "„ (, lK>< -AnT" "9« "(,-» )i 4 ) Е Рх,4Й РС0 (»»,— » »,) В случае использования в двух циклах 55 нением в третьем такте входов перепреобразования только одного интегра- м)»ожителя, на результат изметора 15, причем с перекрестным изме- . рения ч. Рх„ Рх 4РОЬх» хД»4 ар,(<х» х„ ""0»"АР (4 » х,) 4 "*р„UO (<»>- х ) ((«ъ-<4 7 4»»ТСОЬ (Q (- Щ в значительной степени будет влиять порционально величине дрейфа одного погрешность, значение которой про- 5 из каналов перемножителя: Для»Рсу« н, " (. ) После окончания третьего такта . преобразования размыкаются все элементы коммутатора 7, а также первый 12, второй 13, третий 14 и четвертый 17 ключи. При этом схема возвращается в исходное состояние. В четвертом такте второго цикла, который начинается сразу после окончания третьего такта, вновь с выхода блока 20 выделения периода на вход блока 10 управления поступает импульс длительностью я-Т, который через соответствующие элементы коммутатора 7 подключает к первому входу перемно- 20 жителя 11 сигнал пропорциональный току К »(1), а к второму входу инвертированный инвертором 8 сигнал, пропорциональный напряжению — Й, U (Ф) . Одновременно с элементами коммутатора25 на то же время и Т включаются первый 12 второй 13 и третий 14 ключи. При этом в момент времени nТ от начала четвертого такта напряжение на выходе первого интегратора 15 равно 3() О »х- ((0») 04 с05(Ч С05(»» »-Ц )+Uy)04 »n» 4р,+ 2 *рД Ар Е М„ Р»М„SÅäp„+Ì »00»О*Р +А хSОдр„О07» Аналогично напряжение на выходе втор рого интегратора 16 в момент време)ни пТ равно ll М „ Р,. л ((ОД О»СОБЦ)сов(Я,-Q<)-ll q046»»» f 6»n « (2 «» А91 Мя О В .течение пятого такта преобразования на втором интеграторе 16 происходит запоминание результата интегрирования0 щ при этсм, второй 13 и четвертый 17 ключи находятся в разомкнутом состоянии. Одновременно на первом интеграторе 15 происходит интегрирование произведения опорных сигналов00» и00 . В этом такте совместно с элементами коммутатора 7 находятся в замкнутом состоянии первый 12 и третий 14 ключи . Пятый такт длится до тех пор, пока напряжение на вых»хце первого интегратора 15 не станет равным нулю. После его окончания первый 12 и третий 14 ключи размыкаются. Значение измеряемой мощности во втором цикле преобразования посредством первого интегратора 15 равно 1061059 щественного уменьшения этой погрешности в устройство дополнительно введены вышеуказанные блоки . Величина измеряемой мощности в предложенном устройстве определяется как среднеарифметическая величина результатон четырех измерений Р" Рхг+ Рк Р» 4 ((t» „,) Ь„. .»д 4 4п7 » ! АЕд«Г(В» t» )i(t»i- »Д+А ою "gp((t»s+t» Ъ-(1» 1»Д А *»Фоif(t„ -t»„)-(t» -t»Д+ (Сдр» (L„ -t„,jet< {t »4-t »Я Ф за счет дрейфон эквивалентных напряжений смешенйй обоих каналов перемножителя и УПТ интеграторов. В выражении (22) принято, что Co5 (Q<-9< ) =1, учитывая то обстоятель- 5 ство, что разность углов ((, — ) не превышает нескольких градусов и функция косинус мало отличается от единицы. Второе слагаемое выражение (22) представляет погрешность, вносимую В устройстве, принятом эа прототип мощность определяется следующим образом 4роК х,) Р- — 2М (6Àðà at+«(t, .1«) Ацо,од ((.„ t «j au@p u»(tÄ t«j „„4 « 4 То,,в исувю(М,-<и ji Aalu,и, з вю(у,-y ) л) Таким образси, в предлагаемом устройстве без существенного усложнения схемы достигается повышение точности измерения. HIIH Заказ 10033/47 аж 710 Подписное Филиал ППП "Патент", г.Ужгород,ул.Проектная,4 иг.2 Второе слагаемое вы раж еии н (2 3) представляет погрешность, которая определяется дрейфами эквивалентных напряжений смещений н обоих каналах перемножителя и УПТ интегратора, а также угловыми погрешностями н каналах преобразования и сдвигами фаэ между входными напряжениями и токами. При сравнении выражений (22) и (23) видно, что погрешность, вносимая дрейфом эквивалентного напряжения смещения одного из каналов перемнож.:теля, 40 во втором случае, те.е у прототипа, значительно больше. Кроме того, во втором случае погрешность устройства во многом зависит от, угловых погрешностей в каналах преобразования и 45 значения угла сдвига фаз между входным.напряжением и током. Таким образом, из выражения (22) видно, что результат преобразования н предлагаемом устройстве не только и не зависит от постоянных времени интеграторов 15 и 16, значения частоты1 генератора 22 и коэффициента . преобразования к перемножителя 11, но практически не занисит от значений дрейфов эквивалентных напряжений смешения обоих каналов перемножителя и УПТ интеграторов, а также неодинаковости угловых сдвигов в каналах преобразования и сдвигов фаз между входными напряжением и током.
