Устройство автоматизированного контроля электронных систем

 

УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТЮЛЯ ЭЛЕКТРОННЫХ СИСТЕМ по авт.св. I 980027 отличающееся тем, что, с целью повышения точности самоконтроля в устройство введены первый, второй,третий , четвертый и пятый элементы И, второй коммутатор и распределитель, причем выход и первый вход второго коммутатора соединены соответственно с ВЫХОДОМ и первым входом первого коммутатора, вторые входы первого и второго коммутаторов соединены с соответствующими первьми и вторыми выходами распределителя, первый вход которого соединен с выходом источника стимулирующих сигналов , второй вход - с выходом шестого элемента ИЛИ, с вторым входом прерывания ЭВМ и с первым входом, первого элемен та И, контрольный выход расп еделителя соединен с вторым входом первого элемента И,третий вход которого соединен с выходом четырнадцатого элемента ИЛИ, выход которого соединен с первыми входами второго, третьего, четвертого и пятого элементов И, второй вход второго элемента И соединен с выходам пятого элемента ИЛИ, второй вход третьего элемента И соединен с выходом ч есятого элемента ИЛИ, третий вход третьего элемента И соединен с выходом тринадцатого КЛ элемента ИЛИ и с третьим входом пятого элемента И. второй вход которого соединен с выходом одиннадцатого элемента ИЛИ и с вторым входом четвертого элемента И, третий вход которого срединен с выходом двенадцатого элемента ИЛИ, выходы второго, ь третьего, четвертого и пятого элементов И подк100чены к выходным ши нам устройства.

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОЮ (И) mO 0 01 В 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 980027 (21) 3436542/18-21 (22) 07.05.82 (46) 15.12.83. Бюл. Р 46 (72) В.И Рыжов, A.H. Мялик, Г.A. Савинова и A.È. Кальнин (53) 681.326.7 (088.8) (56.) 1. Авторское свидетельство СССР

9 980027, кл. G 01 R 31/28, 1982 (прототип). (54) (57) УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ЭЛЕКТРОННЫХ СИСТЕМ по авт.св. В 980027 о т л и ч а ющ е .е с я тем, что, с целью повышения точности самоконтроля в устройство введены первый, второй,третий, четвертый и пятый элементы И, второй коммутатор и распределитель, причем выход и первый вход второго коммутатора соединены соответственно с выходом и первьм входом первого коммутатора, вторые входы первого и второго коммутаторов соединены с соответствующими первнии и вто рыми выходами распределителя, первый вход которого соединен с выходом источника стимулирующих сигналов, второй вход - с выходом шестого элемента ИЛИ, с вторым входом прерывания ЭВМ и с первым входом, первого элемента И, контрольный выход распределителя соединен с вторым входом первого элемента И,третий вход которого соединен с выходом четырнадцатого элемента ИЛИ, выход которого соединен с первыми входами второго, третьего, четвертого и пятого элементов И, второй вход второго элемента И соединен с выходом пятого элемента ИЛИ, второй вход третьего элемента И соединен с выходом десятого элемента ИЛИ, третий вход третьего элемента И g соединен с выходом тринадцатого элемента ИЛИ и с третьим входом пятого элемента И, второй вход которого соединен с выходом одиннадцатого элемента ИЛИ и с вторым входом четвертого элемента И, третий вход которого соединен с выходом двенадцатого элемента ИЛИ, выходы второго, третьего, четвертого и пятого элементов И подключены к выходным шинам устройства.

1061075

Изобретение относится к контрольно-измерительной технике и может быть использовано в автоматизированных устройствах управления и контроля электронных систем различного назначения,.

По основному авт.св. 9 980027 известно устройство для автоматического контроля электронных систем, содержащее ЗВМ, соединенную через. контроллер с управляющим входом пер- 10 вого коммутатора, выходы первого коыфутатора соединены с клеммами.для подключения входов объекта контроля, входы первого шифратора соединены с выходами первого коммутатора, а выход — с магистральными шинами контроллера, входы второго и третьего шифраторов соединены между собой и с клеммами для подключения выходов объекта контроля, а выходы соединены соответственно с входами пятого и шестого регистров памяти, входы первого, второго, третьего и четвертого регистров памяти соединены с магистральными и соответствующими адресными шинами контроллера, выходы,первого и второго регистров памяти соединены соответственно с пер вым и вторым входами первого логического элемента эквивалентности, выход третьего регистра памяти соединен с первыми входами второго и четвертого элементов эквивалентности, выход четвертого регистра памя- ти соединен с первыми входами третьего и пятого элементов эквивалентности, входы пятого и шестого регистров памяти соединены с выходами второго и третьего шифраторов соответственно, а выход пятого регистра памяти соединен с вторыми входами 40 второго и третьего элементов эквивалентности, выход шестого регистра памяти соединен с вторыми входами четвертого и пятого элементов эквивалентности, выход пятого элемента 4 эквивалентности соединен с входом младшего разряда дешифратора, а выходы четвертого, -третьего, второго и первого элементов эквивалентности соответственно с входами noc- .5О ледующих разрядов дешифратора, выходы пятиразрядного дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, с двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены с входами пятого элемента ИЛИ; а его выход соединен с входом прерывания 6>

ЭВМ, выходы дешифратора нулевой, пятый, шестой, девятый, десятый,пятнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по пятнадцатый и выходы второго, третьего и четвертого элементэв ЙЛИ соединены с входами седьмого элемента ИЛИ, выходы дешифратора с первого по третий, седьмой, одиннадцатый соединены с входами восьмого элемента ИЛИ, выходы дешифратора четвертый, восьь й, с двенадцатого по четырнадцатыМ соединены с входами девятого элемента ИЛИ, выходы дешифратора первый, четвертый, пятый и выход третьего элемента ЙЛИ соединенены с входами десятого элемента ИЛИ, выходы дешифратора нулевой, шестой девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, десятый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешиф" ратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый соединены с входами четырнадцатого элемента ИЛИ,выходы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным.шинам устройства (1j .

Недостатком известного устройства является низкая точность самоконтроля, вследствие наличия неопределенности в определении места неисправности.

Цель изобретения — повышение точности самоконтроля.

Поставленная цель достигается тем,,что в устройство для автоматического контроля электронных систем, Содержащее ЭВМ, соединенную через контроллер с управляющим входом первого коммутатора, выходы первого коммутатора соединены с клеммами для подключения входов объекта контроля, входы первого шифратора соединены с выходами первого коммутатора, а выход — с магистральными шинами контроллера, входы второго и третьего шифраторов соединены между собой и с клеммами для подключения выходов объекта контроля, а выходы соединены соответственно с входами пятого и шестого регистров памяти, входы первого, второго, третьего и четвертого. регистров памяти соединены с магистральными и соответствующими адресными шинами контроллера, выходы первого и второго регистров памяти соединены соответственно с первым и вторым входами первого логического элемента эквивалентности, выход

1061075 третьего регистра памяти соединен с первыми входами второго и четвертого элементов эквивалентности, выход четвертого регистра памяти соединен с первыми входами третьего и пятого элементов зквивалентности,входы пятого и шестого регистров памяти соединены с выходами второго и третьего шифраторов соответственно, а выход пятого регистра памяти соединен с вторыми входами второго и 10 третьего элементов эквивалентности, выход шестого регистра памяти соединен с вторыми входами четвертоГо и пятого элементов эквивалентности, выход пятого элемента эквивалентности соединен с входом младшего разряда дешифратора; а выходы четвертого, третьего, второго и первого .элементов эквивалентности соответственно с входами последующих разрядов дешифратора, выходы пятиразрядного дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, с двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ЙЛИ соответственно, выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены с входами пятого элемента ИЛИ, а его выход соединен с входом прерывания 3BN, выходы дешифра- 35 тора нулевой, пятый, шестой, девятый, десятый, пятнадцатый соединены с входами шестого элемента ИЛИ,выходы дешнфратора с первого по пятнадцатый и выходы второго, третьего .40 и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы дешифратора с первого по третий, седьмой, одиннадцатый соединены с входаМи вссьмого элемента ИЛИ,выходы дешифратора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами девятого элемента ИЛИ, выходы дешифратора первый, четвертый, пятый и выход третьего элемента ЙлИ соединены с входами де-. сятого элемента ИЛИ, выходы дешифратора нулевой, шестой, девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, десятый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемен- 60 та ИЛИ, выходы дешифратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый . соединены с входами четырнадцатого элемента ИЛИ, выходы логических эле- 65 ментов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства, введены первый, второй, третий, четвертый и пятый элементы И, второй коммутатор и.распределитель, причем выход и первый вход второго коммутатора соединены соответственно с выходом и первым входом первого коммутатора, вторые входы первого и второго коммутаторов соединены c,ñîîòâåòñòâóþùèìè первыми и вторыми выходами распределителя, первый вход которого соединен с выходом источника стимулирующих сигналов, второй вход — с выходом шестого зл| мента ИЛИ, с вторым входом прерывания ЭВМ и с первым входом первого элемента И, контрольный выход распределителя соединен с вторым входом первого элемента И, третий вход которого соединен с выходом четырнадцатого элемента ИЛИ, выход которого соединен с первыми входами второго, третьего, четвертого и пятого элементов И, второй вход второго элемента Vi с"оединен с выходом пятого элемента. ИЛИ, второй вход третьего элемента И соединен с выходом десятого элемента ИЛИ, третий вход третьего элемента И соединен с выходом тринадцатого элемента ИЛИ и с третьим входом пятого элемента И, второй вход которого соединен с выходом одиннадцатого элемента ИЛИ и с вторым входом четвертого элемента И, третий вход которого соединен с выходом двенадцатого элемента ИЛИ, выходы второго„ третьего, четвертого и пятого элементов И подключены к выходным шинам устройства.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит первый 1 и второй 2 к оммутаторы, первый 3, второй 4 и третий 5 шифраторы,контроллер 6, распределитель 7, регистры 8-13 памяти, ЭВИ 14, логические элементы 15-19 эквивалентности,дешифратор 20 с выходами 21-52, логические элементы 53-56 ИЛИ с выходами 57-60, логические элементы 61-70 ЙЛИ, логические элементы 71-75, источник 26 стимулирующих сигналов.

Входами устройства явлжотся входы шифраторов 4 и 5.

Выходами устройства являются выходы коммутаторов 1 и 2 и выходы логических элементов 53,56,61-70 ИЛИ, выход 21 дешифратора 20 и выходы логических элементов 72-75, подключенные к выходным шинам устройства.

Устройство работает следующим образом.

ЭВМ 14 содержит в своей памяти последовательность выдачи воздей1061075

20

354 циях объекта контроля. Комбинация состояний выходов элементов 61, 62, 66-70 ИЛИ по результатам выдачи воздействия на объект контроля с одно40

С

; 60 ствий на объект контроля и его логическую модель, позволяющую формировать эталонную реакцию объекта контроля на любое воздействие иэ имеющегося перечня. ЭВМ 14 через контроллер 6 выдает код стимулирующего воздействия на коммутаторы 1 и 2 и регистр 8. Стимулирующее воздействие с выхода коммутатора 1 поступает на объект контроля и на вход шифратора 3, с выхода котороFo контрольный код поступает на вход регистра 9 и через контрол- лер 6 - на ЭВМ 14.

После выдачи воздействия на объект контроля ЭВМ 14 Формирует кодовое сообщение, соответствующее эталонной реакции объекта контроля на запланированное воздействие, и выдает его через контроллер б на регистр 10. Если коды выданного на объект контроля (поступившего от шифратора 3) и запланированного воздействий не совпадают, ЭВМ 14 выдает через контроллер б на регистр 11,дополнительное кодовое со- 2 общение, соответствующее эталон- ной реакции объекта контроля на, код воздействия, зарегистрированный шифратором 3.

Реакция объекта контроля на вы-. данное воздействие воспринимается шифраторами 4 и 5, с выходов которых кодовые сообщения поступают на входы регистров 12 и 13 соответственно. С выходов регистров 12 и

13 коды поступают на входы элементов 16-19 эквивалентности соответственно. На вторые входы элементов

16 и 18 эквивалентности поступают коды с регистра 10, а элементов

17 и 19 эквивалентности — с регистра 11. Совпадение кодов на входах элемента 15 эквивалентности свидетельствует о выдаче на объект контроля запланированного воздействия, на входах элементов 16 и 18 эквивалентности - о реакции объекта контроля на запланированное воздействие, на входа» элементов 17 и 19 эк вивалентности - о реакции объекта контроля иа воздействие, код которого зарегистрирован шифратором 3.

Комбинация состояний выходов логи-, ческих элементов 15-19 эквивалентно ти позволяет сделать заключение о состоянии "Норма", "Не норма", "Не» определенность" каждого элемента устройства и объекта контроля. Выходы элементов;15-19 эквивалентности поступают на дешифратор 20, выхо ды которого собраны на логические элементы 53-56, 61-70 ИЛИ по принципу аналогичности заключений о состояний соответствующих элементов устройства и объекта контроля.следующим образом: элемент 53 ИЛИобъект контроля "Не норма", элемент 56 ИЛИ вЂ” устройство контроля

"Норма", элемент 61 HJIH - объект контроля "Норма", элемент 62 ИЛИ— объект контроля, коммутатор 1, шифратор 3 в состоянии "Неопределенность", элемент 63 ИЛИ вЂ” устройство контроля "Не норма", элемент

64 ИЛИ - коммутатор 1 "Не норма", элемент 65 ИЛИ вЂ” шифратор 3 "Не норма", элемент 66 ИЛИ вЂ” шифратор 4

"Не норма",элемент 67 ИЛИ вЂ” шифратор 4 в состоянии "Неопределенность", элемент 68 ИЛИ - шифратор 5

"Не норма", элемент 69 ИЛИ вЂ” шифратор 5 в состоянии "Неопределенность", элемент 70 ИЛИ - элементы 15-19 эквивалентности "Не норма", выход 21 дешифратора 20 — элементы 15-19 эквивалентности в состоянии "Неопределенность".

Появление сигнала на выходе элемента 62 ИЛИ, соответствующего состоянию "Неопределенность" — объекта контроля, коммутатора,1 и шифратора 3, вызывает переключение источников стимулирующих сигналов с помощью распределителя 7 с одного выхода на другой, а следовательно, с входов коммутатора 1 на входы коммутатора 2. Одновременно этот сигнал поступает на вход прерывания ЭВМ для запуска нового цикла выдачи кодовых сообщений об эталонных реакго и другого коммутаторов позволяет сделать заключение о местах неисправности: элемент 72 И вЂ” элементы 15-19 эквивалентности "Не норма", элемент 73 И вЂ” элементы 15-19 эквивалентности "Не норма", шифратор 5

"Не норма", элемент 74 И вЂ” элементы 15-19 эквивалентности "Не норма", шифратОр 4 "Не норма", элемент 75 И— коммутатор 1, работающий в предыдущем цикле, "Йе норма".

Прн появлении сигнала с выхода элемента ИЛИ 61 ЭВМ 14 получает уведомление через систему прерывания об успешном окончании цикла контроля. и формирует выдачу следующих воздействий.

Введение дополнительного коммутатора 2, распределителя 7, логических элементов И 71-75, новых связей позволяет разрешить неоднозначность в определении места неисправности по выходу элемента 62 ИЛИ, обозначающему неопределенное состояние объекта контроля коммутатора, шифратора 3 и повысить таким образом точность самоконтроля.. 1061075

Составитель В. Дворкин

Техред И.Костик КорректорГ. Решетник,Редактор С. Лисина

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Заказ 10034/48 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5