Устройство для воспроизведения функции @ @

 

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ Smx, содержащее входной регистр, входы групп младших и старших разрядов которого являются информационными входами устройства, первый блок памяти и второй блок памяти, входы группы младших разрядов адреса которого подключены к выходам группы младших разрядов входного регистра, а входы группы старших разрядов адреса - к выходам старших разрядов первого блока памяти, регистр поправок, выходы которого соединены с первой группой входов сумматора, отличающееся тем,что, с целью повышения точности воспроизведения функции , в него введены элементы НЕ, четыре группы элементов И, группа элементов ИЛИ и элемент задержки, причем выходы группы старших разрядов входного регистра соединены с входами элементов НЕ и с первыми входами элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, первые и вторые входы которых подключены к выходам элементов НЕ группы и к первому управляющему выходу элемента задержки соответственно, второй управляющий выход которого соединен с вторыми входами элементов И первой группы и первыми входами элементов И третьей группы, вторые входы которых С подключены к выходам первого блока пао; с мяти, выходы второго блока памяти соединены с входами элементов И четвертой группы, вторые входы которых подключены к первому управляющему выходу элемента задержки, а выходы - ко входам регистра поправки, выходы элементов И третьей группы соединены с второй группой входов сумматора, вход первого блока о памяти соединен с выходами элементов ИЛИ о: группы.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(5D G 06 F 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

С: (21) 3486975/18-24 (22) 26.08.82 (46) 15.12.83. Бюл. № 46 (72) Б.М. Дворецкий, К.К. Ещин, В. И. Заровский и Р, Б. Назьмов (53) 681.325 (088.8) (56) 1. Управляющие системы и машины.

Киев, «Наукова думка», 1975, № 3, с. 101, рис. 3.

2. Авторское свидетельство СССР по заявке № 3315877/24, кл. G 06 F 7/548.

17.07. 81.

3. Авторское свидетельство СССР по заявке № 3332950/24, кл. G 06 F 7/548, I 1.1 1.81 (прототип) . (54) (57) УСТРОИСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ 5 1TI Х, содеРжашее входной регистр, входы групп младших и старших разрядов которого являются информационными входами устройства, первый блок памяти и второй блок памяти, входы группы младших разрядов адреса которого подключены к выходам группы младших разрядов входного регистра, а входы группы старших разрядов адреса— к выходам старших разрядов первого блока памяти, регистр поправок, выходы которого соединены с первой группой входов сумматора, отличающееся тем,что, с целью

„„SU„» 1061137 А повышения точности воспроизведения функции, в него введены элементы НЕ, четыре группы элементов И, группа элементов ИЛИ и элемент задержки, причем выходы группы старших разрядов входного регистра соединены с входами элементов НЕ и с первыми входами элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, первые и вторые Входы которых подключены к выходам элементов НЕ группы и к первому управляющему выходу элемента задержки соответственно, второй управляющий выход которого соединен с вторыми входами элементов И первой группы и первыми входами элементов

И третьей группы, вторые входы которых подключены к выходам первого блока памяти, выходы второго блока памяти соединены с входами элементов И четвертой группы, вторые входы которых подключены к первому управляющему выходу элемента задержки, а выходы — ко входам регистра поправки, выходы элементов И третьей группы соединены с второй группой входов сумматора, вход первого блока памяти соединен с выходами элементов ИЛИ группы. г

1061137

Изобретение относится к вычислительной технике и предназначено для воспроизведения в ЦВМ функций sinх.

Известно устройство для воспроизведения функций, в том числе з1п х содержащее входной регистр, первый и второй блоки памяти и сумматор (1).

В таком устройстве искомая функция

f(x) воспроизводится по формуле:

1(Х) = У(Х) = Y(X ) +Z (Х„Х„), (<) 10 где x,,x,ó — значение старших 3 разрядов старших разрядов m разрядов (m P и младших п разрядов аргумента х (при этом гп+и— полная разрядность x)

У(Х,„) ДХ„) -опорное значение функции в точке х, хранящееся в первом блоке памяти;

Z,X< X„,)-поправка, зависящая от 1 старших и и младших разрядов аргумента, хранящаяся во втором блоке памяти и усредненная для интервала Н .

Е(Х X„)=3(1(Хе ХФ) Г(Хe) (2)

+ f (Х )-) + Ху Х ) 1(Хg Н Н1 ) где Н, Н вЂ” величины интервалов изменения аргумента х, на которых значения 1 и m старших разрядов аргумента (х и х со- 30 ответственно) остаются неизменными.

Поправка z (х, х ) на интервале Н принимается устредненной, независимой от средних m-I разрядов аргумента (замораживается»). В данном устройстве величина интервала Н остается постоянной во всем диапазоне изменения аргумента.

Недостаток такого устройства при воспроизведении функции sin х заключается в ограниченной точности, вызываемой постоянством величины Н .

Известно устройство для воспроизведения функций, содержащее входной регистр, первый и второй блоки памяти, сумматор, а также дополнительный блок памяти в

45 котором хранится вспомогательная 1-разрядная функция, определяющая величину переменного шага выборки поправок из второго блока памяти (2).

Недостатком данного устройства является его сложность из-за дополнительного

50 блока памяти.

Наиболее близким по технической сущности к предлагаемому является устройство для воспроизведения функции in x, содержащее входной регистр, состоящий из регистра старших разрядов и регистра младших разрядов, первый блок памяти, второй блок памяти, первые адресные входы которого подключены к выходам регистра младших разрядов, а вторые — к выходам стар ших разрядов первого блока памяти, а также последовательно включенные регистр поправок и сумматор, причем адресные входы первого блока памяти подключены к выходам регистра старших разрядов, выходы этого блока — к вторым входам сумматора, а выходы второго блока памяти — к входам регистра поправок (3).

Однако известное устройство характеризуется недостаточной точностью. В нем реализуется переменный шаг Н для выбора поправки, но для функции sin x закон изменения величины шага как раз противоположен требуемому: длина шага сокращается в начале интервала (вблизи значения х=О), так как здесь фуяция з1п х, которая сама задает величину шага, меняется наиболее быстро; длина шага, наоборот, увеличивается в конце интервала, вблизи значения х = — из-за медленного

=,z изменения функции sin х в этой области.

При этом методическая погрешность уменьшается в начале интервала, где она при равномерном шаге и так мала, и увеличивается в конце, где она при равномерном шаге велика. В результате максимальная погрешность возрастает.

Цель изобретения — повышение точности воспроизведения фунции sin х за счет того, что величина переменного шага выбирается не в соответствии с функцией sinx, а в соответствии с функцией cosx=sin(2

-х) =sin(x), выбираемой из тех же таблиц для инверсивного значения аргумента х (аргумент представлен таким образом, что единица разряда, расположенного слева

Я от старшего, соответствует - ) .

Поставленная цель достигается тем, что в устройство для воспроизведения функции sinx, содержащее входной регистр, входы групп младших и старших разрядов которого являются информационными входами устройства, первый блок памяти и второй блок памяти, входы группы младших разрядов адреса которого подключены к выходам группы младших разрядов входного регистра, а выходы группы старших разрядов адреса- к выходам старших разрядов первого блока памяти, регистр поправок, выходы которого соединены с первой группой входов сумматора, введены элементы НЕ, четыре группы элементов И, группа элементов ИЛИ и элемент задержки, причем выходы группы старших разрядов входного регистра соединены с входами элементов НЕ и с первыми входами элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, первые и вторые входы которых подключены к выходам элементов НЕ

1061137 группы и к первому управляющему выходу элемента задержки соответственно, второй управляющий выход которого соединен с вторыми входами элементов И первой группы и первыми входами элементов И третьей группы, вторые входы которых подключены к выходам первого блока памяти, выходы второго блока памяти соединены с входами элементов И четвертой группы, вторые входы которых подключены к первому управляющему выходу элемента задержки, а выходы — ко входам регистра поправки, выходы элементов И третьей группы соединены с второй группой входов сумматора, вход первого блока памяти соединен с выходами элементов ИЛИ группы.

В данном устройстве поправка имеет вид:

2 = Е((СЖ Х )<Хд ) и вычисляется по формуле (2), только величина Н в этом случае — его интервал изменения аргумента х, на котором P старших разрядов величины созх остаются неизменными. То обстоятельство, что поправка выбирается с использованием старших разрядов величины cosx<, обеспечивает желаемое изменение шага: шаг выбора поправки увеличивается в области малых значений х и уменьшается при приближении к х = —. Методическая ошибка

% оказывается равномерной по всему диапазону значений х, и ее максимальная величина меньше чем в прототипе и при постоянном шаге.

На чертеже представлена структурная схема устройства для воспроизведения функции sinx.

Схема содержит входной регистр 1, состоящий из группы 2 старших разрядов и группы 3 младших разрядов, группу эле35 ментов НЕ 4, вторую группу 5 элементов И, группу 6 элементов ИЛИ, второй блок памяти 7, третью группу 8 элементов И,сумматор 9, первую группу 10 элементов И, первый блок памяти 11, четвертую груп- 40 пу 12 элементов И, регистр 13 поправок и элемент задержки 14. Элемент задержки в устройстве выполняет функцию блока управления.

Устройство для воспроизведения функции sinx, работает следующим образом.

Во входной регистр 1 заносится (m+n)— разрядное значение х (в диапазоне 0 — -):m старших разрядов (х,„) — в группу старших разрядов 2, и младших разрядов (х„)в группу младших разрядов. В блоке памяти 7 записаны опорные значения функции Y(x ) = з1пх щ в блоке памяти 11 значения поправок z ((созх,„)<,xÄ).

При поступлении на вход элемента 14 управляющего сигнала появляется ск нал на его первом выходе, который открывает группу 5 элементов И и группу 12 элементов И. При этом инвертированное значение старших разрядов аргумента х через элементы НЕ 4, первую группу 5 элементов И и группу 6 элементов ИЛИ поступает на адресные входы блока памяти 7, на выходах которого появляется опорное значение функции sin(x ) = cosx . Старшие 3 разрядов этой функции (значение (cosx ) ) поступают на адресные входы блока памяти 11; туда же поступают младшие разряды аргумента х„, из группы младших разрядов 3. На выходах блока памяти 11 формируется значение поправки z((созх„„)<,xÄ), которая через открытую группу 12 элементов И поступает в регистр поправок 13, где запоминается.

В следующем такте работы сигнал на первом выходе элемента 14 исчезает, и появляется сигнал на втором выходе, который отпирает группы 8 и 10 элементов И. При этом на адресные входы блока памяти 7 через группу 10 элементов И и группу элементов ИЛИ поступает значение старших разрядов аргумента х группы старших разрядов 2. На выходе блока памяти

7 появляется опорное значение функции

sinx которое в сумматоре 9 складывается с поправкой z из регистра поправок 13, образуя искомое значение функции sinx.

Сигнал на первом управляющем выходе элемента задержки повторяет сигнал на входе элемента задержки, сигнал на втором управляющем выходе формируется элементом задержки (время должно быть не меньше длительности входного сигнала).

Предложенное техническое решение по сравнению с прототипом обеспечивает более высокую точность воспроизведения функции.

1061137

Редактор К. Волощук Техред И. Верес Корректор О. Билак

Заказ 10041151 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4