Устройство для фазовой синхронизации
УСТРОЙСТВО ДЛЯ ФАЗОВОЙ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные задаклций генератор и линию задержки, выходы которой подсоединены к первым входам соответствующих элементов И, а также счетчик, синхронизатор и элемент 11ПИ,о тли чающееся тем, что, с целью повышения помехо устойчивости, введены последовательно соединенные блок счетчиков, блок памяти и мультиплексор, к другим входам которого подключены соответствующие выходы линии зсщержки, выходы элементов И подсоединены к соответствующим входам блока счетчиков , к управляющему входу которого подключен выход счетчика, к первому входу которого и вторым входвм элементов И подключен выход синхронизатора , а управляющий выход элемента ИЛИ подсоединен к второму входу счетчика и управляющему входу блока памяти, входы которого подключены к соответствующим входам элемента j ИЛИ. (Л
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) (51) Н 04 1 7/02
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21 ) 3382994/18-09 (22) 07,01.82 (46) 23.12,83. Бюл. Р47 (72) Б.Г. Шадрин и Я.З. Ягуд (53 ) 621 ° 394. 662 (088. 8 ) (56 ) 1. Авторское свидетельство СССР
Р 866771, кл. Н 04 Ь 7/02, 1980.
2. Авторское свидетельство СССР
Р 613511, кл. Н 04 Ь 7/02, 1976 прототип) .
54)(57) УСТРОЙСТВО ДЛЯ ФАЗОВОЙ
СИНХРОНИЗАЦИИ, содержащее последовательно соединенные задающий генератор и линию задержки, выходы которой подсоединены к первым входам соответствующих элементов И, а также счетчик, синхронизатор и элемент ЙЛИ,о т л и ч а ю щ е е с я тем, что, с целью повышения помехо устойчивости, введены последовательно соединенные блок счетчиков, блок памяти и мультиплексор, к другим входам которого подключены соответствующие выходы линии задержки, выходы элементов И подсоединены к соответствующим входам блока счетчиков, к управляющему входу которого подключен выход счетчика, к первому входу которого и вторым входнм элементов И подключен выход синхронизатора, а управляющий выход элемента ИЛИ подсоединен к второму входу счетчика и управляющему входу блока памяти, входы которого подключены к соответствукщим входам элемента ИЛИ.
Изобретение относится к электро-связи и может использоваться для выделения тактовой частоты иэ принимаемого дискретного сигнала.
Известно устройство дискретной фаэовой автоподстройки частоты, 5 содержащее последовательно соединен ные задающий генератор, линию задержки, блок элементов И, элемент ИЛИ, делитель, фазовый дискриминатор и триггер, выходы которого подсоеди- 1Î иены к другим входам блока элементов
И, к дополнительным нходам которого подключен выход задающего генератора через последовательно соециненные блок фазового сднига и дополнитель- )5 ную линию задержки (1) .
Недостатком данного устройства дискретной фазовс>й автоподстройки частоты является,то, что при наличии помех на входе фазового детектора коррекция фазы выходного сигнала осуществляется с большой фаэовой погрешностью.
Наиболее близким техническим решением к изобретению является устройство для фазовой синхронизации, содержащее последовательно соединенные задающий генератор и линию задержки, выходы которой подсоединены к первым входам соответствующих элементов И, а также счетчик, синхронизатор и элемент ИЛИ, выход которого через последовательно соединенные делитель частоты и фазоный дискриминатор подсоединен к соответствующим входам счетчика, выходы которого через дешифратор подсоединены к вторым входам элементов И, при этом выход синхронизатора подсоединен к второму входу фазового дискриминатора (2) .
Однако коррекция фазы выходного сигнала производится после прихода каждого внешнего си нхроимпуль са, поступающего с синхронизатора, поэтому при нарушении канала связи, 45 т.е. при воздействии интенсивных помех или при глубоких замираниях сигнала, импульсы синхронизатора не будут соответствовать действительным значениям границ передавае- 5п мых посылок, а будут иметь случайный характер, что приводит в результате к срывам синхроннзма.
Цель изобретения — повышение помехоустойчивости. 55
Поставленная цель достигается тем, что в устройство для фазовой синхронизации, содержащее последовательно соединенные задающий генератор и линию задержки, ныходы которой подсоединены к первым входам соответствующих элементов И, а также счетчик,,синхронизатор и элемент ИЛИ, введены последователь» но соединенные блок счетчиков, 65 блок памяти и мультиплексор, к дру= гим входам которого подключены соответствующие выходы линии задержки, выходы элементов И подсоединены к соответствующим нходам блока счетчиков, к управляющему входу которого подключен ныход счетчика, к первому входу которого и нторым нходам элементон И подключен выход синхронизатора, а управляющий выход эле-. мента ИЛИ подсоединен к второму входу счетчика и управляющему входу блока, памяти, входы которого подключены к соответствующим входам элемента ИЛИ.
На фиг.1 предстанлена блок-схема устройства дня фазовой синхронизации," на фиг.2 - временные диаграммы, поясняющие его работу.
Устройство для фазоной синхронизации содержит задающий генератор
1, линию 2 задержки, элементы И 3, синхронизатор 4, счетчик 5, элемент
ИЛИ б, блок 7 счетчикон, блок 8 памяти ° и мультиплексор 9.
Устройство для фазовой синхронизации работает следующим образом.
Последовательность импульсов (фиг.2а) задающего генератора 1 поступает на вход линии 2 задержки ко> торая может быть выполнена на регистре сдвига. Последовательности
4
2 задержки должно быть равно величине 0 Т !с, Эяементы И 3 обеспечивают подключение узких импуль сон синхронизатора 4, представляющих собой результаты измерения фазы принимаемых импульсов дискретного сигнала, к соответствующим входам блока 7 счетчиков, в момент совпадения на их входах импульсов синхронизатора 4 фиг.2>к) и импульсов соответствующих последова+ельностей ликии 2 задержки (фиг.2а,б,в) . Блок 7 счет чиков может представлять собой набор
0 отдельных счетчиков управляющие входы которых объединены, а емкость каждого равна rn . Если н течение следования импульсов синхронизатора
4, подсчет которых ведется счетчиком 5, с емкостью равной п и m импульсов поступят íà < --ый вход блока счетчиков (фиг.2г), то на соответствующем его выходе появится импульс фиг,23 в момент времени, который запоминается блоком В памя1062879
5 t0
30
40 ти н виде j -ro номера. Блок 8 памяти может лредставлять собой, например, набор триггеров типа информационные входы которых подключены к соответствующим выходам счетчиков, а запись информации осу-. ществляется в момент поступления задержанного по времени импульса с выхода элемента ИЛИ 6 на счетные входы триггеров. Далее в блоке 8 памяти информация на выходе соответствующего триггера шифрируется в виде < -го номера, поступает на управляющий вход мультиплексора 9 и обеспечивает подключение на выход устройства импульсной последовательности -го выхода линии 2 задержки вместо предыдущего (фиг.2з) „
Одновременно импульс с -ro выхода блока 7 счетчиков через элемент
ИЛИ б производит установку счетчи( ка 5 н последнее ц ° 0-состояние, при котором на его выходе формируется импуль с (фиг. 2е), устанавливающий в нуль блок 7 счетчиков. С приходом последуяцего импульса синхронизатора 4 счетчик 5 начинает счет заново, и процесс анализа повторяется. Если при поступлении П импульсов синхронизатора 4 на вход счетчика
5 ни на один вход блока 7 счетчиков не поступило и импульсов, то после прихода yl --го импульса синхронизатора 4 блок 7 счетчиков устанавливается в нуль выходным импульсом счетчика 5 (фиг.2е, момент времени ). С приходом (п +1) -го импульса синхронизатора 4 счетчик 5 начинает счет заново, при этом фаза выходного сигнала устройства для фаэоной синхронизации не меняется, так как блок 8 памяти не производит перезапись входной информации.
ТаКим образом, коррекция фазы выходного сигнала устройства для фазовой синхронизации может производиться Только в том случае, когда в процессе П измерений фазы принимаемого сигнала М измерений совпадут с истинными значениями фазы этого сигнала. Для обеспечения однозначного выбора иэ 3 последова тельностей последовательности ф< совпадающей по фазе с определенной точностью с истинным значением фазы принимаемого сигнала, необходимо, чтобы 1> 0,5п, т. е. чтобЫ емкость каждого счетчика блока 7 счетчиков была больше половины емкости счетчика Б.
Технико-зкономическая эффективность устройства для фазовой синхронизации по сравнению с иэвестньви заключается н воэможности обеспечить требуемую помехоустойчивость выделения тактовой частоты иэ принимаемого сигнала за счет того, что в процессе и измерения фазы принимаемого сигнаЛа за истинные принимаются только те ъ измерений, которые с определенной точностью совпадают с фазой импульсов одной из пос" ледовательностей, формируемых н устройстве для фаэовой синхронизации в качестве 0 эталонов фазы тактовой частоты принимаемого сигнала. Также преимуществом предлагаемого устройстна для фазоной синхронизации является то, что время вхождения в синхронизм не зависит от начальной расстройки фазы выходных синхроимпульсов устройства для фазовой синхронизации и принимаемого сигнала и запоминается фаза принимаемого информационного сигнала, что особенно важно при работе короткими сеансами связи в каналах с эамираниями, вызывающими перерывы связи, а также при длительном воздействии на входе приемного устройства мощных помех. 1062879
Составитель Т. Поддубняк
Редактор Н. Данкулич Техред А,Бабинец Корректор Г. Решетник
Закаэ 10262/59 Тираж 677 Подписное
ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий
113035, Москва, Ж-35, Раушская наб, д. 4/5
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
