Устройство для распределения заданий

 

УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАДАНИЙ, содержащее по числу П заданий первую, вторую труппы ретстров, группу схем сравнения, первую, вторую группы блоков элементов и-НЕ, первую группу блоков элементов ИЛИ, первую группу элементов И, первый, второй узлы поиска максимального кода, элемент И, приче прямой выход -го ( 1, ... ..., и) регистра первой группы соединен с первым входом i-й схемы сравнения группы, второй вход которой соединен с прямым выходом -то регистра второй группы, первый выход i-и схемы сравнения группы соединен с первым входом -го элемента И первой группы, выход которого соединен с первым входом -го блока элементов И-НЕ первой группы, второй вход.которого соединен с вторым выходом 1 -и cxeMj сравнения группы, выход 1 -го блока элементов И-НЕ nepBQJi группы соединен, с первым входом 1 -го блока элементов ИЛИ первой , выход которого подсоединен к -му входу первого узла поиска максимального кода, выход элемента И соединен с первыми входами элементов И первой группы, отличающееся тем, что, с целью повышения быстродействия, оно содержит первую, вторую группы блоков элементов И, третью, четвертую группы блоков элементов И-НЕ, вторую группу блоков элементов ИЛИ, вторую, третью группы элементов И, первую, вторую группы триггеров, элемент НЕ, блок регистров, первый, второй блоки элементов И, причем выход элемента И соединен с вторым входом элементов И первой группы, с первыгФ входами первого и второго блоков элементов И, с первыми входами элементов И второй, группы, с входом элемента НЕ и с первым входом блока регистров, к второму входу каходого -го элемента И второй группы подсоединен третий выход i -и схемы сравнения группы , выход i -го элемента И второй о S группы подсоединен к первому входу 1-го блока элементов И-НЕ второй (Л группы, выход которого подсоединен к первому входу -го блока элемен- , тов ИЛИ второй группы, выход которого подсоединен с -му входу второго узла поиска максимального кода, выход которого подсоединен к второму входу блока регистрови к первому входу первого блока элементов И, выход которого подсоединен к первым входам триггеров первой группы, : ел вторые входы которых подсоединены к первому выходу блока регистров, выход -го триггера первой группы 00 .подсоединен кпервому входу i -го О1 элемента И третьей группы, выход которого подсоединен к первому вхоСГ ) ду i -го блока элементов И-НЕ третьей группы, выход которого подсоединен к второму входу i -го блока элеменjroB ИЛИ второй группы, выход элемента НЕ подсоединен к вторым входам элементов И третьей группы и к первым входам элементов И четвертой группы, к вторым входам i-х элементов И четвертой группы подсоединен первый выход L -х схем сравнения группы, выходы L -X элементов И четвертой группы подсоединены к перво

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК

k с 11

3}5?? 0 06 F 9 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный кОмитет сссР пО делАм. изОБРетений и ОтнРытий (21) 3425035/18-24 (22) 19.04.82 (46) 07.01.84. Бюл. ?? 1 (72) В.А.Титов, C..М.Баженов и В.К.Леваыов (53) 681 ° 325(088.8) (5ь) 1. Авторское свидетельство СССР

М 696471, кл . 0 06 Р 15/20, 1979.

2. Авторское свидетельство СССР по заявке М 3234017/18-24, кл. G 06 F 9/46, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАДАНИЙ, содержащее по чис- . лу h заданий первую, вторую труппы регистров, группу схем сравнения, первую, вторую группы блоков элементов -HE, первую группу блоков элементов ИЛИ, первую группу элементов И, первый, второй узлы поиска максимального кода, элемент И, причем прямой выход j -го (i = 1, ° регистра первой группы соединен с первым входом t-й схемы сравнения группы, второй вход которой соединен с пряьым выходом i --горегистра второй группы, первый выход

i -й схемы сравнения группы соединен с первым входом 1 -го элемента И первой группы, выход которого соединен с первым входом i -го блока элементов И-НЕ первой группы, второй вход которого соединен с вторым выходом -й схе?и сравнения группы, выход 1 -го блска элемеНтов И-НЕ первой группы соединен.с первым входом 1 -го блока элементов ?}Л?} первой группы, выход которого подсоединен к -му входу первого узла поиска максимального кода, выход элемента

И соединен с первыми входами элементов И первой группы, о т л и ч аю .щ е е с я тем, что, с целью повышения быстродействия, оио содержит первую, вторую группы блоков элементов И, третью, четвертую группы блоков элементов И-НЕ, вторую группу блоков элементов ИЛИ, вторую, третью группы элементов И, первую, вторую группы триггеров, элемент НЕ, блок регистров, первый, второй блоки элементов И, причем выход элемента

И соединен с вторым входом элементов

И первой группы, с первыми входами первого и второго блоков элементов

И, с первыми входами элементов И второй. группы, с входом элемента НЕ и с первым входом блока регистров, к второму входу ка>хдого j -ro элемента И второй группы подсоединен третий выход -й схемы сравнения группы, выход -ro элемента И второй группы подсоединен к первому входу Ж

1-ro блока элементов И-НЕ второй группы, выход которого подсоединен к первому входу -го блока элемен- тов ИЛИ второй группы, выход которого подсоединен с -му входу второго узла поиска максимального кода, выход которого подсоединен к второму входу блока регистров и к первому входу первого блока элементов

И, выход которого подсоединен к пер-, вым входам триггеров первой группы, вторые входы которых подсоединены к первому выходу блока регистров, выход (-ro триггера первой группы .подсоединен к первому входу i -ro элемента И третьей группы, выход которого подсоединен к первому входу q -ro блока элементов И-НЕ третьей группы, выход которого подсоединен к второму входу (-го блока элементов ИЛИ второй группы, выход элемента НЕ подсоединен к вторым входам элементов И третьей группы и к первым входам элементов И четвертой группы, к вторым входам -х элемен тов И четвертой группы подсоединен .первый выход L --x схем сравнения группы, выходы i --х элементов И четвертой группы подсоединены к перво1065856 му входу л -го блока элементов И-НЕ четвертой группы, к. второму входу которого подсоединен инверсный выход i -го регистра второй группы, вы.ход л -го блока элементов И-НЕ четвертой группы подсоединен к второму входу < -го блока элементов ИЛИ первой группы, к второму входу j -ro элел1ента И второй группы подсоединен третий выход q -й схемы сравнения группы, второй выход которой подсоединен к второму входу < -ro блока элементов И-НЕ второй группы, выход элемента НЕ подсоединен к третьему

Входу блока регистров, второй выход которого подсоединен к входам сброса регистров первой и второй групп, Устройство относится к вычислительной технике и может быть использовано при организации пакетной обработки в ЦВИ, а также в устройствах, .предназначенных для решения задач теории расписаний в специализированных процессорах.

Известно устройство, содержащее матрицу ячеек памяти, блок анализа строк, содержащий приемный регистр, узел опроса, регистр назначений, шифратор, блока анализа столбцов, со держащий приемный регистр, узел опроса

I регистр назначений, шифратор, генератор, счетчик назначений, схему сравнения, триггеры, элементы ИЛИ, И и HE (1) . недостаток указанного устройстванизкое быстродействие.

Наиболее близким к предлагаемому является устройство, содержащее 20 группу схем сравнения, группы блоков элементов И, группы регистров, элемент И, три узла поиска максимальнога кода, три группы элементов НЕ, группу элементов ИЛИ, две группы элементов И-НЕ f2) .

Недостатком известного устройства является низкое быстродействие.

Цель изобретения — Повышение быстродействия устройства за счет 30 одновременного распределения двух задач на каждом шаге работы устройства.

Поставленная, цель достигается тем, что в устройство для распреде- 35 ления заданий, содержащее по числу

tl заданий первую, вторую группы ре гистров, группу схем сравнения, первую, вторую группы блоков элементов

И-НЕ, первую группу блоков элементо Щ

ИЛИ, первую группу элементов И, третий выход блока регистров подсое" динен к первым входам триггеров второй группы, к вторым входам которых подсоединен выход второго блока элементов И, второй вход которого подсоединен.к выходу первого узла поиска максимального кода и к четвертому входу блока регистров, инверсные выходы < -х регистров первой группы соединены с вторыми входами

<-х блоков элементов И-НЕ третьей группы, тактовый вход и вход запуска устройства соединены соответственно с первым и вторым входами элемента И, третьи выходы s -х схем сравнения группы соединены с третьими входами элементов И третьей группы., первый, второй узлы поиска макси лаль. — . ного кода, элемент И, причем прямой выход -го C, j = 1, ..., й) регистра первой группы соединен с первым входом -й схемы сравнения группы, второй вход которой соединен с пряmaM выходом < --го регистра второй группы, первый выход л -й схемы сравнения группы соединен с первым входом 1 -ro элемента И первой группы, выход которого соединен с первым входом j -го блока элементов

И-НЕ первой группы, второй вход которого соединен с вторым выходом g --й схемы сравнения группы, выхоц q -го блока элементов И-HE первой группы соединен с первым входом л -го блока элементов ИЛИ первой группы, выход которого подсоединен к 1 -му входу первого узла поиска максимального кода, выход элемента И подсоединен к первым входам элементов И первой группы, введены первая, вторая группы блоков элементов И, третья, четвертая группы блоков элементов

И-НЕ, вторая группа блоков элементов

ИЛИ, вторая, третья группы элементов И, первая, вторая группы триггеров, элемент НЕ, блок регистров, первый, второй блоки элементов И, причем выход элемента И подсоединен к второму входу элементов И первой группы, к первым входам nepaoro u второго блбков элементов И, к первым входам элементов И второй группы, к входу элемента BE и к перволюб входу блока регистров, к второму входу каждого -го элемента И второй группы подсоединен третий выход -й схемы сравнения группы, выход

1 го элемента И второй группы подсоединен к первому входу л -Ро

1065856 блока элементов И-НЕ второй группы, .выход которого подсоединен к первому входу » -го блока элементов

ИЛИ второй группы, выход которого подсоединен с » -му входу второгоузла поиска максимального кода, выход которого подсоединен к второму входу блока регистров и к первому входу первого блока элементов И, выход которого подсоединен к первым

10 входам триггеров первой группы., вторые входы которых подсоединены к перному выходу блока регистров, выход » -го триггера первой группы подта НЕ подсоединен к вторым входам элементов И третьей группы и к первым входам элементов И четвертой группы, к вторым входам » -х элементов И четвертой группы подсоединен

25 первый выход» -х схем сравнения группы, выходы » -х элементов И четвертой группы подсоединен к первому входу » -го блока элементов И-HE четвертой группы, к второму входу котоого подсоединен инверсный выход

» -го регистра второй группы, выход -го блока элементов И-НЕ четвертой группы подсоединен к второму входу

»-го блока элементов ИЛИ первой

Р

Группы, к нторому входу » -го элемента И второй группы подсоединен третий выход » -й схемы сравнения группы, второй выход которой подсоединен к второму входу » --го блока элементов И-НЕ второй. группы, выход элемента НЕ подсоединен к третьему входу блока регистров, .второй выход которого подсоединен к входам сброса регистров первой и второй групп, третий выход блока регистров подсое- 45 динен к первым входам триггеров второй группы, к вторым входам ксторых подсоединен выход второго блока элементов И, второй вход которого подсоединен к выходу первого узла поис- 50 ка максимального кода и к четвертому входу блока регистров, инверсные выходы j -х регистров первой группы соединены с вторыми входами » -х блокон элементов И-НЕ третьей груп- 55 пы, тактовый вход и вход запуска устройства соединены соответственно с первым и вторым входами элемента

И, третьи выходы 1 -х схем сравнения группы соединены с третьими входами элементов И третьей группы.

Сущность изобретения заключается в том, что устройство ранжирует заданияя в пакете с учетом суммы времени ввода и решения задачи и суммы. ф5 соединен .к первому входу » -го элемента И третьей группы, выход кото- 15 рого подсоединен к первому входу

i-ão блока элементов И-HE третьей группы, выход которого подсоединен к второму входу » -го блока элементов ИЛИ второй группы, выход элемен- 20 времени решения задачи и времени вывода результатов в соответствии с алгоритмом Джонсона,. причем.на каждом шаге работы в очередь на обслуживание ставятся дне задачи.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 — схема блока регистров, на фиг. 3 - схема сраннения; на фиг.4схема шифратора.

Структурная схема устройства (фиг. 1) содержит регистры 1»», ..., 1л, 12»,..., 17, схемы сравнения 2», 22, ..., 2, элемент HE 3, элементы И 4»» 4»л, 42»

4дл, группы блоков элементов

Н1 5»» i ° ° ° 5»g ° 52» ° ° ° . 57 блоки элементов И 6 и 7, триггеры

8»», ..., 8»n г 82» р ° . ° 67Л элемен ты И 9»», ..., 9»л, 92», ..., 92л, группы блоков элементов И-НЕ 10»»

10»11, 107», ..., 102л, группы блоков элементов ИЛИ 11»», . ° ., 11»„

117», ..., 112л, узлы 12» и 122 поиска максимального кода, блок 13 регистров, элемент И 14, нходы 15 и 16.

Структурная схема блока 13 регистров (фи r . 2) содержит элементы и 17и, ..., 17»h 172» 17211, счетчик 18, элементы ИЛИ 19», 192, 19л, группы элементов И 20»»

20»„, 207», ..., 20211, группы элементов ИЛИ 21», 212, ..., 21л, регистры 22», 222, ..., 2211, элементы ИЛИ 23» и 23, входы 24, 25 и

26»», 26»Z ..., 262л, выходы 2 7 f

272 ° ..., 27Л 20» è 282 29» ° 292 °

29л.

Схема 2 сравнения (фиг. 3) содержит элементы ИЛИ-HE 30», 30

2 ° ° ф

301П (ГДЕ В - РазрЯДность сРавниваемых кодов), узлы 31», 312,..., 31и„ анализа разрядов, которые ссстоят из узлов поразрядного переноса 32»», 32 2» ..., 32,„7, включающих в свой состав элементы И 33 и элементы ИЛИ 34, элемент НЕ 35, элемент И 36, выходы 37» и 372, 38», 382, ..., 38» входы 39»»

39»2, ..., 39 2

Структурная схема узла 12 поиска максимального кода (фиг. 4) содержит узлы 40», 407, ..., 40л1 анализа разрядон, которые состоят иэ узлов 41»», 41»7, ..., 41»11 поразрядного переноса, включакицйх в свой состав элементы HJIH 42, элементы

И 43, элементы ИЛИ-flE 44 », 44 2,..., 44 „, выходы 45», 452, ..., 45, и 46», 462, ..., 461л, входы 47»»

47»z .. °, 47л111УстРойство работает следующим, образом.

В исходном состоянии на регистры.1»7 p 1»11 R 12» g 1ZZ g ° ° °

1065856

1 „ заносятся коды, пропорциональные сумме времени ввода и реше" чия задачи и сумме времени решения задачи и вывода результатов решения, Триггеры 8»», ..., 8»н, 82», 82««и триггеры регистров 224, 5

22, ..., 22»» установлены в нулевое состояние. На вход 16 подается низкий потенциал и тактовые импульсы, посФупакхцие на нход 15, не проходя" через элемент И 14. Коды чисел, кот .- 10 рые записаны на регистрах 1», и 1, «,с инверсных выходов), подаются на схему сравнения 2 » «, » = 1, ..., Yf)

Схема 2 сравнения работает следующим образом. 15

На входы 39»», 39», ..., 39»щ подается код числа с регистра 1»; а на входы 39д», 39р, ..., 39уп,— код числа с регистра 1у„ . B первый момент с помощью узла 31» анализа разрядов анализируются старшие разряды кодов. Если старшие разряды обоих кодов равны нулю, то на выходе элемента ИЛИ-НЕ 30» появляется нысокий потенциал, который через 25 элемент ИЛИ 34 поступает на первые входы элемента И 33, обеспечиная прохождение кодов на следуннций узел

31 анализа раэрядон, который работает аналогичным образом. Если старшие разряды обоих кодов равны единице, то на выходе элемента ИЛИНЕ 30» появляется низкий потенциал .

Высокий потенциал с выходов 39»» и 39 »g через элементы ИЛИ 34 узлов

32 »» и 32» поразрядного переноса поступает на первые входы элементон .

И 33, разрешая кодам проходить на следукиций узел 31д анализа разрядов. !

Если старший разряд первого числа 40 равен единице, а второго — нулю, то на выходе элемента ИЛИ-HE 30» появляется низкий потенциал, который подается на первые входы элементов

ИЛИ 34 узлов 32»» и 32»q . Ha второй 45 вход элемента 34 узла 32 »» подается высокий потенциал. На выходе этого элемента появляется высокий потенциал, который подается на первые .входы элементов И 33, разрешая прохождение остальных разрядов первого кс>да для анализа на узел 31 . Второй код не поступает на узел 31 анализа разрядов, так как на нходы элемента ИЛИ 34 узла 32»2 поступают низкие потенциалы. Если код числа, поданаемого на входы 39»> (» = 1,..., ..., ц1, больше числа, подаваемого на входы 39 к (k = 1, ..., Yn) то высокий потенциал появляется на ныкоде

37«, если же первое число меньше вто-60 рого, то появляется на выходе 37 .

При равенстве кодов высокие потенциалы появляются на выходах элементов 33 узлов 32ц» и 32YY«Z . С выхода

37» этот сигнал подается на элемент 65

НЕ 35, на выходе которого формируется низкий потенциал, который подается на первый вход элемента И 36 ° На выходе 37g сформируется низкий потенциал. На выходах 38», 38, 38 «1сформируется обратный код максимального из поступающих кодов.

Таким образом, если код, записанный на регистре 1»,, меньше либо равен коду, записанному на регистре

1, то высокий потенциал появляется на первом выходе схемы 2«, если больше — то на втором ныходе. На третьем выходе схемы 2« сформируется обратный код максимального числа или прямой код минимального числа. С первого выхода схемы 2 сигнал подается на вторые входы элементов 4», и 9»«, с второго выхода на вторые входы элементов 4g«и

9,, а с третьего выхода информация поступает на входы группы элементов

И-fiE: 5», и 5g« . Кроме того, информация с пряжках выходов регистров 1» подается на входы элементов И-НЕ 10, а с прямых выходов регистров 1g; на входы групп элементов И-НЕ 10»« .

Работа устройства начинается с подачи на.вход 16 высокого потенциала. Первый тактовый импульс -через элемент И 14 поступает на первые входы элементов И 4, на вход элемента ffE 3, íà первые входы групп элементов И 6 и 7 и н блок

13 регистров, где записывается единица (фиг. 2) по входу 24 в счетчик 18. Пусть на регистре 1»« ( — 1, ...,II) находится код числа, который Меньше либо равен коду регистра 1 . Б этом случае высокий потенциал появляется на первом ныходе схемы 2 сравнения, а с третьего выхода этой схемы снимается прямой код числа, записанного на регистре 1,p . Сигнал с первого выхода

2> схемы поступает на второй вход элемента И 4»„ и на второй вход элемента И 9»» . Ha выходе элемента

4« появляется высокий потенциал, который поступает на вход группы элементов И-НЕ 5», и обратный код числа с третьего выхода схемы 2« сраннения через группу элементов

ИЛИ 11» поступает на соответствую1 щие входы узла 12», Если на регистрах 1 есть еще коды, для которых выполняется условие — содержимое регистра 1»«« меньше либо равно содержимому регистра 1gf> (8 = 1, ..., Yl 1 ф» ), то обратные коды чисел, записанные на регистрах 1», аналогичным образом Поступают на соответствующие входы узла 12». Если укаэанное услоние не выполняется, то коды чисел, находящихся на регистрах 1 «, поступают на соответст вукицие входы узла 12.

1065856

Узел 12 работает следующим образом, В первый момент. анализируются старшие разряды всех П кодов. Пусть старшие разряды всех кодов равны нулю, значит по входам 47; (i = 5

1, ..., й) поступают низкие потенциалы.Эти сигналы поступают на вто-. рые входы элементов ИЛИ 42 узла

40 анализа разрядов и на входи элементов ИЛИ-НЕ .44, с выхода кото- tO рого высокий потенциал поступает на входы элементов ИЛИ 42 узла 40(, тем самим разрешая остальным разрядам прохождение на следующий узел 40 анализа разрядов. 15

Нсли на вход 474, (1 = 1,...,и) поступает высокий потенциал, а на остальные входы 471 (1 = 1,..., и

P i) поступают низкие потенциалы, то на выходе элемента 44 g формиру- 2О ется низкий потенциал. Значит на следукщий узел анализа разрядов проходит код, поступивший на е -й вход, так как высокий потенциал с входа 47 1 через элемент ИЛИ 42 узла 25

41 поразрядного переноса поступает. на первые входы элементов И 43 н на второй вход элемента И 43 узла 41 поразрядного переноса узла 40у . В этом же случае, если высокий потенциал был подан и на вход 471к, то код, поступивший íà k -е входы, пройдет для анализа на узел 41 „ пораэрядного переноса узла 40 . Остальные узлы анализа разрядов функционируют аналогичным образом. На выходах 45 формируется высокий потенциал, указывающий позиционный номер максимального числа.

Пусть из всех поступивших на вход узла 12Ä е кодов максимальный посту-40 пил на j -е входы (j 68), тогда высокий потенциал появляется íà j -м выходе узла. Этот сигнал через открытую группу элементов И 7 устанавливает триггер 8 в единичное состоя- 45

3 ние. Если на вход узла поступят несколько кодов, которые равны макси-. мальному, то аналогичным способом будут установлены в единичное состояние соответствующие триггеры 8ji . 50

Среди кодов, .поступивших на узел

12, также будут определены максимальные и будут установлены в единичное . состояние соответствукщие им триггеры 8 . 55

8а выходах триггеров 8, установленных в единичное состояние, сформируется высокий потенциал, который подается на третьи входы соответствующих элементов И 9.

В промежутках между тактовыьщ им-, пульсами высокий потенциал появляется на выходе элемента НЕ 3, который поступает на элементы И 9, по входу

25 блока 13 регистров (фиг. 2) На б5 первые входы элементов И 17 1, 17 1>

17 и в цепи синхронизации регистров 22, 22, ..., 22>. Высокие потенциалы сформируются на выхо-, дах элементов 9„ (ЕЦ, они поступают на третий вход групп элементов

10, и коды чисел, записанные на регистрах 1д,, подаются через группы элементов 10, и группы элементов

ИЛИ 11 на соответствующие входы узла 121, где на них вйбирается максимальный. Пусть максимальный код был подан на 1 -е входы узла 12, тогда высокий потенциал сформируется на его -м выходе. Этот сигнал посту-. пает через открытый элемент 1711 по входу 26,) и открывает группу элементов 20 >, и код числа, занесенного в счетчик 18, через. группу элементов

ИЛИ 21 записывается на регистр 22 (в данном случае это единица ).

Проме того, высокий потенциал, сформированный на выходе элемента

17 j, поступает через элемент

ИЛИ 19 по выходу 29 в цепи уста.новки в единичное состояние триггеров регистров 1ц и 1у»:, а также через элемент И. И 231 по выходу

28 q в цепи установки в нуль триггеров 8 (где i = 1, ..., ri) ..

Аналогичным образом на узел 12Z подаются я кодов, записанных на регистрах 1, иэ которых выбирается максимальный. Пусть это будет

1-й код (1 < k) . Иа f -м выходе узла

1 появляется высокий потенциал, который по входу 26 у (фиг. 2) через открытый элемент 172 поступает на второй вход группы элементов И 207, Код числа с инверсным выходом счетчика 18 через открытую группу элементов И 207 н группу элементов

ИЛИ 21 записывается на регистр

221 (в данном случае это число равно М вЂ” 1, где Й вЂ” 1 — количество заданий в пакете) . Ероме того, будут установлены в единичное состояние триггеры регистров 1ц и 1д (через элементы 19 по выходу 25 ) и триггеры 82,, где 4 = 1,..., И (через элемент ИЛИ 23 по выходу 284) .

С приходом второго тактового импульса анализируется содержимое остапьных регистров 1. Регистры 1, установленные в единичное состояние, на работу схемы влияния не оказыва-, ют, так как схемы 2 сравнения и уз- лы 12 определяют максимальный из поданных на них инверсных значений кодов.

Устройство заканчивает свою р аботу после присваивания номеров всем заданиям, имекицимся в пакете.

Пусть информация о пакете решае- ьих задач задана табл. 1, где ; сумма времен ввода и решения задачи, 1, — суммарное время решения. 1065856 и вывода результатов решения задачи, Для обеспечения правильной работы счетчик 18 имеет разрядность.

В исходном состоянии времена»,; занесены и,хранятся на регистрах

1»» (где s 11, ..., О), а времена на регистрах 1 ; . Состояние - л схем 2 сравнения следующее: высокий потеНциал появляется на втором выходе схемы 2» сравнения, так как

1„ 4,, на третьем выходе данной схем - код числа 3, схема 2 сравнения - высокий потенциал на первом . выходе, а на третьем - код числа 3, схема 2 сравнения - высокий потенциал на первом выходе, на третьем выходе — код числа 5 и т.д. С подачей разрешающего потенциала на вход

16 открывается элемент И 14 и первый тактовый импульс поступает на первые входи элементов И 4»„ и 4 g, (i = 1, 8), блок элементов И 6 и 7.

При этом высокий потенциал появляет° ся на выходах элементов 4», 4, 4 щ и 4)6 (т.е. на выходах тех элементов, на вход которых поступает высокий потенциал с первых выходов схем Zj сравнения, где j 6 (2, 3, 5„6) . Высокий потенциал появляет— ся и на выходах элементов 4, 4у4, 4д и 4 8. Этими сигналами открыва- 30 ются группы блоков элементов И-НЕ 54, 5ц, 5 5, 5и,, 5у<, 5gq, 5ZZ и 528, ф коды с третьих выходов схем Z срав- нения через соответствующие группы блоков элементов И-НЕ 5 и группы 35 блоков элементов ИЛИ 11 подаются на вход узла 12. Причем на входы узла

12 будут паданы коды времен ; (» I 2, 3, 5, б ), номера задач для котоРых(1 6 (.л, а на входы Узла 40 . 12» — временами (j6 (1, 4, 7, 8 ).

На вход узла 12» подаются обратные коды следуиаих чисел 3, 5, 2, 3.

Так как t. = 2 - минимальный код, то высокий потенциал появится на 45 пятом выходе шифратора. Этот сигнал через группу элементов И 7 установит в единичное состояние триггер

8 5, с выхода которого высокий потенциал подается на третий вход элемента И orá . 50

На входи узла 12 подаются обратные коды следующих чисел 2, 2, 3, 4. В данном случае высокие потенциалы сформируются на первом и четвертом выходах узла. Эти сигналы через

rpynpy элементов И 6 установят в единичное состояние триггеры 8 » и

8Z4, с выходов которых высокие потенциалы поступают на третьи входы элементов И 9д и 9 4 . Кроме того, первый тактовый импульс записывает единицу в счетчик 18 (фиг. 2) .

go окончании первого тактового ийнульса высокий потенциал появляет.ся на выходе элемента НЕ 3. По этому сигналу на входы узлов, подаются коды чисел через группы блоков элементов И-HE 10 и группу элементов

ИЛИ 11» !где j = 1, 4, 5) . При этом на узел 12» подается обратный код числа 15 =,, 3, на узел 12 — обратZ ные кодй » = 6 и 14 = 5.

На пятые входы узла 12 g поступает код числа 3, на остальные входы поступают нулевые коды, тогда на пятом выходе узла появляется высокий потенциал . Этот сигнал поступает на вход 26„ блока 13 (фиг. 2) и в регистр 22 запишется единица, это говорит о том, что пятое задание должно быть первым выбрано для обслуживания на многопрограммный ЭВМ.

Кроме того; вь1сокий потенциал с выхода элемента И 17I5 через элемент

ИЛИ 19 поступает в цепи установки в единичное состояние триггеров регистров 1(5 и 125 и через элемент

ИЛИ 23» поступает в цепи сброса триггеров 8q; (»= 1, ..., 8).

На первый и четвертый входы узла

12 д поступают обратные коды чисел 6 и 5. Высокий потенциал сформируется на четвертом выходе узла 12д . Этот сигнал поступает по входу 26gq в блок 13 регистров (фиг. 2). В результате этого в регистр 224 запишется число 14, которое будет максимальным, это означает, что четвертая задача должна быть выбрана для обслуживания последней. Кроме того, будут установлены в единичное состояние триггеры регистров 14 и

1 4 и сброшены триггеры 8,, (» =

1, ..., Ь).

1

Далее устройство работает анало. гичным образом.

В результате устройство для распределения заданий преобразует исходный пакет задач в последовательность задач, представленных в табл. 2.

На обслуживание задачи выбирают ся по минимальному коду на регистрах 22.

Применение изобретения позволяет повысить быстродействие устройства.

1065856

Таблица

Номер задачи в пакете 1

3 8

5 2

Номер задания в пакете

C, 2

Номер задачи в исходном пакете (j} код,записанный на регистре 22 . ,(1.1 2

2 3

3 3

4 11

5 8

7 4 Таблица 1

12 13

7 6.

3 2

10б5856

1065856

2 т 4

@us Р

1065856

1065856

Составитель М.Кудряшев

Редактор С.Квятковская Техред Л.Микеш Еорректор А.Тяско

Заказ 11047/50 Тираж 706 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, У(-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4