Параллельный анализатор спектра

 

ПАРАЛЛЕЛЬНЫЙ АНАЛИЗАТОР СПЕКТРА, содержащий К параллельно включенных избирательных каналов, каждый из которых состоит из последовательно соединенного полосового фильтра, детектора, интегратора и ключа, а также общий для всех каналов измеритель выходного сигнала, подключенный к выходам ключей, о тличающийс я тем, чтс/, с целью повышения точности и быстродействия измерения путем введения зависш ых от центральных частот избирательных каналов циклов из опроса, избирательные каналы в нем объединены в п октавных групп, каждая из которых состоит из m избирательных каналов , и он снабжен кольцевым счетчиком с коэффициентом пересчета гп , дешифратором последнего состояния, кольцевого счетчика, формирователем короткого импульса, генератором тактовых импульсов , .делителем, двумя элементами И, блоком цифрового дифференциального анализатора, состоящего из сдвигающего регистра, сумматора и линии задержки, а также счет .чиком с коэффициентом пересчета п, дешифратором последнего состояния счетчика, первым триггером, генератором одиночного импульса, элементом иЛИ, вторым.триггером, третьим элементом И, первым буферным регистром, вторым буферным регистром, первым дешифратором, имеющим п выходов, и г вторыми дешифраторами, имеющими ГП выходов, которые подключены к управляющим входам ключей соответствующих октавных групп, при этом первые входы вторых дешифраторов подключены к выходам первого дешис ратора, а вторые входы подключены к выходам кольцевого счетчика с коэффициентом пересчета m , к первым входам измерителя выходного сигнала и к входам дешифратора последнего состояния кольцевого счетчика, выход которого подключен к первому входу первого элемента И и к входу формирователя короткого импульса,выход которого подключен к первому входу счетчика с коэффициен- tg том Пересчета Y , к второму входу (Л первого триггера, к первому входу генератора одиночного импульса, к второму входу второго триггера и к второму входу сумматора, причем первый вход сумматора подключен к выходу сдвигающего регистра, а его третий вход подключен к выходу линии задержки, вход которой подключен к 35 30 второму выходу сумматора, первый выход сумматора подключен к первсаду входу Сдвигающего регистра и к втоэо рому входу генератора одиночного импульса , выход которого подключен :о ел к второму входу элемента ИЛИ и к первому входу второго триггера,- выход этого триггера подключен к второму входу третьего элементами, выкод которого подключен к первому входу элемента ИЛИ, выход элемента ИЛИ подключен к.второму входу первого буферного регистра, выходы которого подключены к первым входам второго буферного регистра, а первые входы подключены к выходам Счетчика с коэффициентом пересчета пик входам дешифратора последнего состояния счетчика, выход которого подключен к первому входу третьего

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 3(51) G 01 R 23 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ входам дешифратора последнего состояния счетчика, выход которого подключен к первому входу третьего

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по делАм изоБРетений и ОтнРытий (21) 3281317/18-21 (22) 24 ° 04.81 (46) 23.01.84. Бюл. Р 3 (72) A.B. Козлов,. М.В. Козлов, Г.К. Маслаков и A.Н. Ушаков (53) 621.317.757 (088.8) (56) 1. Третьоктавный анализатор спектра в реальном времени, модель

3347. Каталог фирмы Брюль и Къер, Дания, 1976.

2. Авторское свидетельство СССР

Р 588504, кл. G 01 „Н 23/16, 1977. (54) (57) ПАРАЛЛЕЛЬНЫЙ АНАЛИЗАТОР

СПЕКТРА, содержащий К параллельно включенных избирательных каналов, каждый из которых состоит из последовательно соединенного полосового фильтра, детектора, интегратора и ключа, а также общий для всех каналов измеритель выходного сигнала, подключенный к выходам ключей, о тл и ч а ю шийся тем, что, с целью повышения точности и быстродействия измерения путем введения зависимых от центральных частот изби. рательных каналов циклов из опроса, . избирательные каналы в нем объединены в и октавных групп, каждая из которых состоит из m избирательных каналов, и он снабжен кольцевым счетчи. ком с коэффициентом пересчета m дешифратором последнего состояния кольцевого счетчика, формирователем короткого импульса, генератором тактовых импульсов,, делителем, двумя элементами И, блоком цифрового дифференциального анализатора, состоящего из сдвигающего регистра, сумматора и линии задержки, а также счет.чиком с коэффициентом пересчета и, дешчфратором последнего состояния счетчика, первым триггером, генера-тором одиночного импульса, элементом

ИЛИ, вторым. триггером, третьим элементом И, первым буферным регистром, вторым буферным регистром, первым дешифратором, имеющим и выходов, и (1 вторыми дешифраторами, имеющими pl выходов, которые подключены к управляющим входам ключей соответствующих октавных групп, при этом первые входы вторых дешифраторов подключены к выходам первого дешифратора, а вторые входы подключены к выходам кольцевого счетчика с коэффициентом пересчета п, к первым входам измерителя выходного сигнала и к входам дешифратора последнего состояния кольцевого счетчика, выход которого подклю. чен к первому входу первого элемента

И и к входу формирователя короткого импульса, выход которого подключен к первому входу счетчика с коэффициентом пересчета A, к второму входу первого триггера, к первому входу генератора одиночного импульса, к второму входу второго триггера и к второму входу сумматора, причем первый вход сумматора подключен к выходу сдвигающего регистра, а его третий вход подключен к выходу линии задержки, вход которой подключен к второму выходу сумматора, первый выход сумматора подкЛючен к первому входу сдвигающего регистра и к второму входу генератора одиночного импульса, выход которого подключен к второму входу элемента ИЛИ и к первому входу второго триггера,. выход этого триггера подключен к второму входу третьего элемента И, выкод которого подключен к первому входу элемента ИЛИ, выход элемента

ИЛИ подключен к. второму входу первого буферного регистра, выходы которого подключены к первым входам второго буферного регистра, а первые входы подключены к выходам Счетчика с коэффициентом пересчета и и к

1068835

45 элемента И и к первому входу первого триггера, выход первого триггера подключен к второму входу второго элемента И, выход которого подключен к второму входу счетчика с коэффициентом пересчета и и к второму входу сдвигающего регистра, а первый вход второго элемента И подключен к выходу генератора тактовых импульсов и к входу делителя, выход делителя

Изобретение относится к радиоизмерительной технике и предназначено для анализа спектров электрических сигналов.

Известны анализаторы спектра, содержащие избирательные каналы в составе полосового фильтра, детектора, интегратора, коммутатора, выходного измерителя и блока управления 11.

Недостатком устройств является низкое быстродейств ие.

Наиболее. близким к изобретению является анализатор спектра, содержащий параллель но включенные из 6ирательные каналы, каждый из которых состоит из последовательно соединенных фильтра, детектора, интегратора и ключа, а также блок управления и измеритель выходного сигнала (2l.

Недостатком известного анализатора является низкая точность измерений при большом числе избирательных каналов.

Цель изобретения †.повышение точности и быстродействия измерения путем введения зависимых от центральных частот избирательных каналов циклов их опроса. восставленная цель достигается тем, что в параллельном анализаторе спектра, содержащем к параллельно включенных избирательных каналов, каждый из которых состоит из последовательно соединенного полосового фильтра, детектора, интегратора и ключа, а также общий для всех кана,лов измеритель выходного сигнала, подключенный к выходам ключей, избирательные каналы объединены в о октавных групп, каждая из которых состоит из гп избирательных каналов, и он снабжен кольцевым счетчиком с коэффициентом пересчета м, дешифратором последнего состояния кольцевого счетчика, формирователем короткого импульса, генератором тактовых импульсов, делителем, двумя элементами И, блоком цифрового дифферен,циального анализатора, состоящего подключен к входу кольцевого счетчика с коэффициентом пересчета п1, к третьему входу измерителя выходного сигнала и к второму входу первого элемента И, выход первого элемента

И подключен к второму входу второго буферного регистра, выходы которого подключены к входам первого дешифра. тора и к вторым входам измерителя выходного сигнала. из сдвигающего регистра, сумматора и линии задержки, а также счетчиком с коэффициентом пересчета П, дешифратором последнего состояния счет5 чика, первым триггером, генератором одиночного импульса, элементом ИЛИ, вторым триггером, третьим элементом

И, первым буферным регистром, вторым буферным регистром, первым дешифра10 тором, имеющим g выходов, и 0 вторыми дешифраторами., имеющими ю выходов,,которые подключены к управляющим входам ключей соответствующих октавных групп, при этом первые входы вторых дешифраторов подключены к вы- ходам первого дешифратора, а вторые входы подключены к выходам кольцевого счетчика с коэффициентом пересчета m к первым. входам измерителя выходного сигнала и к входам дешифратора последнего состояния кольцевого счетчика, выход которого подключен к первому входу первого элемента И и к входу формирователя короткого импульса, выход которого подключен к первому входу счетчика с коэффициентом пересчета A „ к второму входу первого триггера, к первому входу генератора одиночного импульса, к второму входу второго триггера и к второму входу сумматора, причем первый вход сумматора подключен к выходу сдвигающего регистра, а его третий вход подключен к выходу линии задержки, вход которой подключен к второму выходу сумматора, первый выход сумматора подключен к первому входу сдвигающего регистра и к второму входу генератора одиночного импульса, выход которого подключен к второму входу элемента ИЛИ и к первому входу второго триггера, выход этого триггера подключен к -второму входу третьего элемента И, выход которого подключен к первому входу элемента ИЛИ, выход элемента ИЛИ подключен к второму входу первого буферного регистра, выходы которого подключены к первым входам второго буферного регистра,а

1068835 первые входы подключены к выходам счетчика с коэффициентом пересчета

ka. и к входам дешифратора последнего; состояния счетчика, выход которого подключен к первому входу третьего элемента И и к первому входу первого триггера, выход первого триггера подключен к второму входу второго элемента И, выход которого подключен к второму входу счетчика с коэффициентом пересчета и и к второму входу 10 сцвигающего регистра, а первый вход второго элемента И подключен к выходу генератора тактовых импульсов и к входу делителя, выход делителя подключен к входу кольцевого счетчика15 с коэффициентом пересчета 1, к третьему входу измерителя выходного сигнала и к второму входу первого элемента И, выход первого элемента

И подключен к второму входу второго буферного регистра, выходы которого подключены к входам первого дешифратора и к вторым входам измерителя выходного сигнала.

На чертеже представлена структурная схема анализатора.

Устройство содержит избирательные каналы 1, состоящие из полосового фильтра 2 с одинаковой для всех каналов относительной полосой пропускания, детектора 3, интегратора 4, ключа 5, а также кольцевой счетчик

6 с коэффициентом пересчета 1т, дешифратор 7 последнего состояния кольцевого счетчика, формирователь 8 короткого импульса, генератор 9 35 тактовых импульсов, делитель 10, первый элемент И 11, второй элемент

И 12 блок 13 цифрового дифференциального анализатора, состоящий из сдвигаюшего регистРа 14, сумматора 40

15 и линии 16 задержки, счетчик 17, с коэффициентом пересчета и, дешифратор 18 последнего состояния счетчика, первый триггер 19, генератор 2О одиночного импульса, элемент 45

ИЛИ 21, второй триггер 22, третий элемент И 23, первый буферный регистр

24, второй буферный регистр 25, первый дешифратор 26, второй дешифратор 27, измеритель 28 .выходного сигнала.

Параллельный анализатор спектра работает следующим образом.

Исследуемый сигнал подается на параллельно соединенные избирательные каналы 1, объединенные в A октавных групп, каждая из которых содержит

Iw избирательных каналов 1, выходы которых подключены к входу измерителя 28 выходного сигнала. Так как 60 для исключения потери информации время цикла опроса канала должно быть близко к времени анализа, время цикла опроса избирательных каналов не должно быть одно и то же для каждо- 65 го из них и должно зависеть от их полосы пропускания.

Для этого избирательные каналы разделены на октавные группы н их коь|мутация осуществляется по определенному закону.

Генератор 9 тактовых импульсов вырабатывает тактовые импульсы, поступающие на вход второго элемента

И 12 и на вход делителя 10. Делитель

10 производит деление тактовой частоты, причем не менее, чем в A раз.

С выхода делителя 10 тактовые импульсы поступают на счетный вход кольцевого счетчика с коэффициентом пересчета п и для синхронизации процесса измерения на входы измерителя 28 выходного сигнала.

После счета m импульсов на выходе дешифратора 7 последнего состояния кольцевого счетчика образуется уровень логической 1, который поступает на первый вход первого элемента И 11 и подготавливает его к открыванию, а также на вход формирователя

8 короткого импульса. На выходе формирователя 8 короткого импульса образуется импульс подготовки, который поступает на вход установки в ноль счетчика 17 с коэффициентом пересчета ц. и устанавливает на его выходах код 00...00, на единичные входы первого триггера 19 и второго триггера

22, устанавливая на их прямых выходах уровень логической 1, на первый вход генератора 20 одиночного импульса, устанавливая на его выходе сигнал логического 0, на первый вход слагаемого сумматора 15, Сумматор 15 вместе со сдвигающим регистром 14 и линией 16 задержки работают по схеме блока 13 цифрового дифференциального анализатора. На первом входе слагаемого сумматора 15 находится уровень логического 0, поступающий с выхода и -разрядного сдвигающего регистра 14, так как содержимое регистра 14 — 00...00. а результате суммирЬвания на выходе сумматора 15 образуется уровень логической 1, поступающий на вход сдвигающего регистра 14 и на второй вход генератора 20 одиночного импульса. На выходе генератора 20 одиночного импульса образуется одиночный импульс логической 1 .

Этот импульс, поступая на нулевой вход второго триггера 22, переводит состояние на его прямом выходе в логический 0, а также, поступая на второй вход элемента ИЛИ 21, образует на его выходе импульс логичес. кой 1, который, поступая на вход разрешения записи первого буфер ного регистра 24, разрешает запись кода счетчика 17 с коэффициентом пересчета n . В этот момент код

00...00. С выходов первого буферного

1068835 деляется работой блока 13 цифрового дифференциального анализатора, то следующей опрашиваться будет первая октавная группа и т.д.

Для синхронизации процесса измерения и привязки результата измерения к соответствующему избирательному каналу на входы измерителя 28 выходного сигнала подаются коды кольцевого счетчика б с коэффициентом пересчета m, второго буферного регистра

25, а также сигнал с выхода делителя 10.

Применение изобретения позволяет повысиТь точность измерений за счет уменьшения времени на цикл оп регистра 24 этот код поступает на входы второго буферного регистра 25.

Когда на выходе делителя 10 появится m+3. импульс, он пройдет через первый элемент И 11, так как на

Первом входе первого элемента И ll 5 уровень логической 1, поступающий с дешифратора 7 последнего состояния кольцевого счетчика. С выхода первого элемента И 11 импульс логической 1 Поступает на вход раз- 10 решения записи второго буферного регистра 25. Во второй буферный регистр 25 перепишется код с первого буферного регистра 24. Код с выходов буферного регистра 25 поступает íà t5 входы первого дешифратора 26. При коде 00...00 на первом выходе первого дешифратора 26 вырабатывается уровень логической 1 и производится выборка первого из вторых дешнфрато- 20 ров 27. На вторые входы вторых де шифраторов 2? поступает код кольцевого счетчика б с коэффициентом пересчета rn. С изменением этого кода последовательно вырабатываются сиг- 25 налы логической 1 на выходах выбранного второго дешифратора 27, поочередно открывающие ключи 5 первой октавной группы. уровень логической 1, поступающий с прямого выхода первого триггера 19, разрешает прохождение тактовых импульсов с выхода генератора 9 тактовых импульсов через вто- рой элемент И 12 на счетный вход счетчика 17 с коэффициентом пересчета О и на вход сдвига сдвигающего регистра 14 до тех пор, пока счетчик

17 с коэффициентом пересчета И не просчитает о импульсов, после чего на выходе дешифратора 18 последнего 40 состояния счетчика образуется уровень логической 1, который; действуя на нулевой вход первого триг= гера 19, изменяет состояние его прямого выхода в логический 0 и запрещает дальнейшее прохождение тактовых импульсов, Так как в первом из и .тактов на выходе суммы сумматора 15 был уровень логической 1, то после сдви- 50

ra на и тактов содержимое сдвигающего регистра 14 будет 00...01.

После того, как на выходе формирователя 8 короткого импульса поя, вится следующий импульс, схема сработает аналогично, причем на первом входе слагаемого сумматора 15 находится уровень логической 1, поступающий с выхода сдвигающего регистра 14. Поэтому на выходе сумматора 15 будет уровень логического 60 б, а уровень логической 1 появится на выходе переноса сумматора 15, и на выходе суммы сумматора 15 уровень логической 1 .появится, задержанный на такт линией 65

16 задержки. Этот уровень логической 1, поступая на второй вход генератора 20 одиночного импульса, вызовет на его выходе появление уровня логической 1, и на выходе элемента ИЛИ 21 также появится уровень логической 1, Этот сигнал, поступая на вход разрешения записи первого буферного регистра 14, разрешит запись кода счетчика 17 с коэффициентом пересчета и, который будет в этот момент

00.. ° 01.

Когда на выходе делителя 10.появится очередной импульс, произойдет запись этого кода во второй бу-.

- ферный регистр 25. По этому коду на первом дешифраторе 26 сигнал логической 1 образуется на следующем выходе и осуществится опрос следующей октавной группы.

В работе схемы возможен момент, когда содержимое сдвигающего регистра 14 будет 11...11. При этом генератор 20 одиночного импульса не сможет отработать одиночный импульс логической 1 .

В таком случае, когда на выходе дешифратора 18 последнего состояния счетчика образуется уровень логической l, этот уровень поступит на первый вход третьего элемента И 23, на втором входе третьего элемента

И 23 также будет уроВень логической 1, поступающий с прямого выхода второго триггера 22, так как генератор 20 одиночного импульса, не отработав логической 1, не перебросит состояние его инверсного выхода.

На выходе третьего элемента И 23 образуется уровень логической 1, поступающий на первый вход элемента

ИЛИ 21.. На выходе элемента ИЛИ 21 появится уровень логической 1, который разрешит запись в первый буферный регистр 24. При этом код будет 111...11. После того, как этот код перепишется во второй буферный регистр 25, произойдет опрос последней П -й октавной группы.

Так как работа всей схемы опре.—

1068835 роса высокочастотных избирательных каналов при не влияющем на точностьиэмерения некотором увеличении времени цикла опроса низкочастотных избирательных каналов. Так, при опросе 45 избирательных каналов третьоктавнога анализатора спектра s диапазоне частот от 1 Гц до 25 кГц, объе диненных в 15 октавных групп при времени одного такта опроса 2 мс (0,66 мс время измерения на одном избирательном канале) время цикла опроса самой высокочастотной октавной группы составляет 4 мс (соответственно такой.же цикл и для каждого избирательного канала этой группы), а самой низкочастотной — ЗЗ с.

При опросе избирательных каналов последовательно один за другим, в известном устройстве, время цикла

5 опроса для всех каналов одинаково и составляет (при времени измерения на один канал 0,66 мс) 29,7 мс, что много для высокочастотных каналов, и в то же время излишне так часто

10 опрашивать низкочастотные. Таким образом, для данного случая при применении предлагаемЬго устройства время цикла опроса высокочастотных каналов уменьшается в 7,4 раза.

1068835

Тираж 711 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Заказ 11457/40

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4.

Составитель А, Орлов

Редактор О. Врковецкая Техред С.Легеза Корректор А. Ференц