Устройство для определения моментов времени квантования сигнала

 

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ВРЕМЕНИ КВАНТОВАНИЯ СИГНАЛА по авт.св. 456361, отличающееся тем, что, с целью увеличения частотного диапазона квантуемых сигналов, в него введены последовательно соединенные источник пбстоянного напряжения, дополнительный запоминающе-вычитающий блок и инвертирующий усилитель, выход которого через резистор подключен к дополнительному входу интегратора , при этом управляющий вход дополнительного запоминающе-вычитгиощего блока соединен с выходом схемы сравнения. W о 0) СЛ j::

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1% (И) 3($0 Н 03 К 13 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫЛИ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

;(61) 456361

:(21) 3471639/18-21 (22) 19.07 82 (46) 23.01.84. Бюл. 9 3 (72) Е.М.Антонюк, В.Я.Артемьев, Н.Н.Кузьмин и A.Ô.Poäèìîâ (71) Ленинградский ордена Ленина электротехнический институт им. В.И.Ульянова (Ленина) (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

9 456361, кл. Н 03 К 13/02,16.03 ° 73. (54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕ—

НИЯ МОМЕНТОВ ВРЕМЕНИ KBAHTOBAHHЯ

СИГНАЛА по авт.св. Ю 456361, о т— л и ч а ю щ е е с я тем, что, с целью увеличения частотного диапазона квантуемых сигналов, в него введены последовательно соединенные источник пЬстоянного напряжения, дополнительный запоминающе-вычитающий блок и инвертирующий усилитель, выход которого через резистор подключен к дополнительному входу интегратора, при этом управляющий вход дополнительного запоминающе-вычитающего блока соединен с выходом схемы сравнения.

1069154

Изобретение относится к иэмери" тельным информационным системам, используемым преимущественно в теле" метрии, в системах связи и управления.

По основному авт.св. 9 456361 5 известно устройство для определения моментов времени квантования сигнала, содержащее последонательно соединенные дифференцирующий блок, запоминающе-вычитающий блок, интегратор и схему сравнения, второй вход которой соединен с шиной задания величины допустимой погрешности, а выход — с входом сброса интегратора и управляющим входом запоми- (5 иающе-вычитающего блока П .

Недостатком известного устройства является ограниченный частотный диапазон кнантуемых сигналов, ограниченный временем параэитных ны- 20 бросов в ячейке памяти запоминающе-вычитающего блока.

Целью изобретения является увеличение частотного диапазона квантуемых сигналов. 25

Поставленная цель достигается тем, что в устройство для определения моментов времени квантования сигнала введены последовательно соединенные источник постоянного напряжения, дополнительный эапоьынающе-вычитающий блок и инвертирующий усилитель, выход которого через резистор подключен к дополнительному входу интегратора, прн этом управляющий вход цополнительного запоминающе-вычитающего блока соединен с выходом схемы сравнения.

На чертеже представлена структурная схема предлагаемого устройства для определения моментов 40 времени квантования сигнала.

Устройство содержит дифференцирующий блок 1, запоминающе-вычитающий блок 2, который включает запоминающий конденсатор 3, ключ 4 и уси- 4g литель 5 с малыми входными токами, интегратор 6, содержащий реэис гор 7, конденсатор 8, усилитель 9, ключ 10 и блок 11 модуля (например, активный детектор), схему 12 сравнения,.:включающую компаратор 13 напряжений н формирователь 14 импульсов заданной длительности (например, последовательно соединенные дифференцирующая цепочка и ждущий мультивибратор).

Кроме того, устройство содержит источник 15 постоянного напряжения, дополнительный запоминающе-вычитающий блок 16, аналогичный блоку 2, инвертирующий усили- 60 мель 17 и резистор 18.

Вход устройства соединен с входом дифференцирующего блока 1, выход которого подключен к входу запоминающе-вычитающего блока 2, соединенному с входам запоминающего конденсатора 3, выход которого подключен к входам усилителя 5 и ключа 4, выход которого соединен с общей шиной устройства, а управляющий вход подключен к управляющему входу запоминающе-вычитающего блока 2, выход которого соединен с выходом усилителя 5 и с входом интегратора б, подключенным к входу резистора 7, выход которого соединен с дополнительным входом интегратора б и с входами конденсатора 8, усилителя 9 и ключа 10, упранляющий вход которого подключен к входу сброса интегратора б, а выход соединен с выходом конденсатора 8, усилителя 9 и с входом блока 11 модуля, выход которого подключен к выхоцу интегратора б, соединенному с первым входом схемы 12 сравнения, подключенным к первому нходу компаратора 13 напряжений,. второй вход которого соединен с вторым входом схемы 12 сравнения, а выход подключен к входу фОрмирователя 14 импульсон заданной длительности, выход которого соединен с выходом схемы

12 сравнения, подключенным к выходу устройства, к входу сброса интегратора 6 и к управляющему нхсду запоминающе-нычитающего блока 2, второй вход схемы 12 сравнения соединен с шиной задания величины гпустимой погрешности.

Выход источника 15 постоянного напряжения соединен с входом дополнительного запоминающе-вычитающзго блока 16, управляющий вход которого подключен к выходу устройства, а выход соединен с входом иннертирующего усилителя 17, выход которого подключен к входу резистора 18, выход которого соединен с дополнительным входом интегратора б.

Устройство работает следующим образом.

Кнантуемый сигнал х (t ) поступает на вход дийференцирующего блока l, напряжение на выходе которого пропорционально производной сигнала х(т.). В момент квантования импульс квантования с выхода схемы 12 сравнения открывает ключ 4 н запоминающе-нычитающем блоке 2 и ключ 10 в интеграторе б. Последний при этом сбрасывается, а запоминающий кон" денсатор 3 н запоминающе-вычитающем блоке 2 заряжается до напряжения, соответствующего производной х сигнала н момент квантования. После окончания импульса квантования ключи 4 и 10 закрываются, при этом интегратор б начинает интегрировать поступающий на его вход сигнал, а иэ напряжения, запомненного н запоминающем конденсаторе 3, нычитает1()бы54 ся выходное напряжение дифференцирующего блока 1. Эта разность поступает на вход усилителя 5, который, кроме усиления указанной разности, выполняет также функцию согласующего звена, т.е. обеспечивает

5 малые токи перезаряда запоминающего конденсатора 3 после окончания импульса квантования. Наличие токов паразитного перезаряда запоминающего конденсатора 3 приводит к тому, что напряжение на выходе запоминающе-вычитающего блока 2 отличается от требуемого на величину, пропорциональную at, где коэффициент можно оценить следующим образом: 15

65 а= с с где К вЂ” коэффициент размерности, придающий произведению at размерность производной от напряжения по времени; сумма тока утечки ключа 4 и входного тока усилителя 5;

С вЂ” емкость запоминающего конденсатора 3.

Выражение (1) получено в предположении, что внутреннее сопротивление закрытого ключа 4 и нходное сопротивление усилителя 5 достаточно велики (при использовании современных ключей и операционных усилителей это имеет место), и суммарный ток 7 можно рассматривать по отношению к запоминающему конденсатору 3 как эквивалентный генератор то- 35 ка.

Для компенсации влияния нагрузки ячейки памяти в схему устройства введен дополнительный запоминающе-вычитающий блок 16, идентичный 4р блоку 2. Импульс квантования, уп равляющий зарядом ячейки памяти в блоке 2, одновременно поступает на управляющий вход блока 16, входной сигнал которого, получаемый от ис- 45 точника 15 постоянного напряжения, неизменен во времени. При этом выходное напряжение дополнительного блока 16 обусловлено только перезарядом его ячейки памяти, величина этого напряжения после окончания импульса квантования пропорI

Ф циональна величине а, где смысл коэффициента а тот же, что и для блока 2 (выражение (1), а значение С . н общем случае несколько отличается от значения сз, из-за неполной идентичности блоков 2 и 16.

Выходной сигнал блока 16 после инвертирующего усилителя 17 меняет свой знак и через резистор 18 поступает на дополнительный вход интегратора б, сигнал на выходе которого при равенстве сопротивлений резисторов 7 и 18 пропорционален модулю интеграла суммы выходного напряжения блока 2 и проинверткронанного выходного напряжения блока 16. При достижении выходным напряжением интегратора 6 величины, пропорциональной допустимой погрешности Я, в схеме )2 сравне" ния обрабатывает компаратор 13 напряжений, выходной сигнал которого запускает Формирователь 14 импульсов заданной длительности. Импульс квантования с выхода схемы 12 срагнения сбрасывает интегратор 6 и заряжает ячейки памяти в блоках 2 и 16, после чего работа устройства повторяется аналогично описанному.

Таким образом, в предлагаемом устройстве условием появления отсчета сигнала является равенство

le(+)i=If Li.- (t) а1-а1дiИ(-а, (y) а где (Е (4) (— модуль текущей погрешности аппроксимации сигнала; текущее время, проведшее от момента последнего отсчета; х — запомненное значение производной сигнала в момент последнего отсчета; х (6 ) — текущее значение производной;

à — положительная величина допустимой погрешности аппроксимации.

В известном устройстве при учете неизбежной неидеальности запоминающе-вычитающего блока это условие выглядит следующим образом: ,t

l! tX.-X() аЦdt =e.,э) о

При этом, как видно иэ выражения (2), чем выше степень идентичности блоков 2 и 16 (т.е. чем ближе между собой значения а и а ), тем в большей степени работа предлагаемого устройства соответствует идеальному алгоритму ! It.х,-x(t3)dt) = а (Й). о

В известном устройстве же, как это следует иэ выражения (3), достижение идеального алгоритма возможно только при а=О, как отмечалбсь, технически невыполнимо.

Оценим выигрыш по частотному диапазону кнантуемых сигналов, который обеспечивает предлагаемое устройство в сравнении с известным.

Пусть нходной сигнал неизменен во времени, так что x =2(t) =О.Пусть далее коэффициент, определяемай выражением (1) для изнестного уст1069154

t (6) Составитель A.Ñèìàrèí

Редактор А.Шандор; Техред T.Ìàòo÷êà Корректор С.Шекмар

Заказ 11493/56 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, ройства равен 4, а аналогичные коэффициенты для блоков 2 и 16 предла" гаемого устройства равны o, и о соответственно. Тогда, раскрывая с учетом этого выражение (3), найдем период свободного потока избыточных отсчетов в известном устройстве:

« -Я (5) Свободный поток с таким же периодом 4 в предлагаемом устройстве будет наблюдаться при следующем условии, полученном на основании выражения (3) Отсюда следует, что при одинаковом допустимом свободном. потоке отсчетов, коэффициент а, в предлагаемом устройстве может быть увеличен по сравнению с аналогичным коэффи. циентом а в известном устройстве в ф,/(а-, о, ) раз, следовательно, во столько же pas можно уменьшить емкость ф запоминающего конденсатора (выражение (1) и соответственно длительность импульсов квантования, управляющих его зарядом. Поэтому во столько же раз уменьшается минимально допустимый интервал между импуль" сами квантования и увеличиваетсй ограниченный этим интервалом частотный диапазон квантуемых сигналов.

Например, если разброс коэффициенI тов с „ и а,,в предлагаемом устройстве иэ-эа неидентичности параметров. блоков 2 и 16 составляет 10% oT ® то возможно десятикратное увеличе- ние частотного диапазона. С уменьшением степени неидентичности выигрыш возрастает.

Таким образом, введение новых блоков, а именно источника постоянного напряжения, дополнительного запоминающе-вычитающего блока, инвертирующего усилителя и резистора, позволяет существенно расширить частотный диапазон квантуемых сигналов.