Устройство для последовательного выделения единиц из двоичного кода

 

УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО КОДА, содержащее п-разрядный регистр, единичные входы которого являются информационными входами устройства , г элементов И и п-1 элементов ЗАПРЕТ,первый вход первого элемента И соединен с тактовым входом устройства, отличающееся тем, что, с целью экономии оборудования, в него введены h-2 элементов ИЛИ, при .этом выход первого разряда регистра соединен с вторым входом первого элемента И, инверсным входом первого элемента ЗАПРЕТ и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом . второго разряда регистра и входом первого элемента ЗАПРЕТ, первые : входы элементов И, начиная со второго соединены с тактовым входом устройства, выход каждого i-ro разряда регистра, начиная с третьего, соединен с первым вхрдом }-го элемента ИЛИ и с прямым входом -го элемента ЗАПРЕТ, выходы элементов ЗАПРЕТ соединены с вторыми входами одноименных элементов И, выход каждого i-ro элемента ИЛИ соединен с инверсным входом i ( )-ro элемента ЗАПРЕТ и вторьм входом (i+l)-ro элемента ИЛИ, выходы элементов И являются информационными выходами устройства, выход каждого 1-го элемента И соединен с нулевым входом i-ro разряда регистра, где 1...и. ел ел ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„.SU„„ 1 070555 А

3(5Р G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.(21 ) 3518627/18-24 (22) 29.11.82 (46) 30.01.84. Бюл. В 4 (72) Л.В.Друзь (53) 684.325(088 ° 8) (56) 1. Авторское свидетельство СССР

9 690476, кл. Gi 06 F 7/06,,1977.

2. Авторское свидетельство СССР

9 922745, кл. G 06 F 9/46, 1982 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЬЩЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО КОДА, содержащее и-разрядный регистр, единичные входы которого являются информационными входами устройства, и элементов И и и -1 элементов ЗАПРЕТ, первый вход первого элемента И соединен с тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью экономии оборудования, в него введены и-2 элементов ИЛИ, при этом выход первого разряда регистра соединен с вторым входом первого элемента И, инверсным входом первого элемента ЗАПРЕТ и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго разряда регистра и входом

-первого элемента ЗАПРЕТ, первые".входы . элементов И, начиная со второго соединены с тактовым входом устройства, выход каждого i-го разряда регистра, начиная с третьего, соединен с первым входом 1-го элемента ИЛИ и с прямым входом i-го элемента ЗАПРЕТ, выходы элементов ЗАПРЕТ соединены с вторыми входами одноименных элементов И, выход каждого i-ro элемента

ИЛИ соединен с инверсиым входом (i л 1)-го элемента ЗАПРЕТ и вторым Е

С2 входом (i+1)-го элемента ИЛИ, выходы элементов И являются информационными выходами устройства, выход каждого 1-ro элемента И соединен с нулевым входом i-го разряда регистра, где = 1...п.

1070555

Изобретение относится к вычислительной технике и может быть использовано в ассоциативных запоминаюцих устройствах и схемах выбора приоритета.

Известно устройство для последовательно выделения единиц из и -разрядного двоичного кода,содержацее основной и вспомогательный регистры, триггеры, группы элементов И, ИЛИ (13, Недостатком данного устройства яв ляется большая сложность и низкая надежность работы.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее два регистра, 15 три группы элементов И, группу элементов ЗАПРЕТ (,2).

Недостатком известного устройства является большой объем оборудования, аппаратная и конструктивная 20 сложность.

Цель изобретения — экономия оборудования и упрощение устройства.

Поставленная цель достигается тем, что в устройство для последова- 25 тельного выделения единиц из двоичного кода, "одержащее П-разрядный регистр, единичные входы которого являются информационными входами устройства, и элементов И и и -1 зле- 30 ментов ЗАПРЕТ, первый вход первого элемента И соединен с тактовым входом устройства, введены и-2 элементов ИЛИ, при этом выход первого разряда регистра соединен с вторым 35 входом первого элемента И, инверсным входом первого элемента ЗАПРЕТ и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго разряда регистра и пря-40 мым входом первого элемента ЗАПРЕТ, первые входы элементов И, начиная с второго соединены с тактовым входом устройства, выход каждого i-ro разряда регистра, начиная с третьего, соединен с первым входом i-ro элемента ИЛИ и с прямым входом i-ro элемента ЗАПРЕТ, выходы элементов

ЗАПРЕТ соединены с вторыми входами одноименных элементов И, выход каждого 1-ro элемента ИЛИ соединен с инверсным входом (1+ 1)-го элемента

ЗАПРЕТ и вторым входом (i+1)-ro элемента ИЛИ, выходы элементов И являются информационными выходами устройства, выход каждого i-ro элемента И 55 соединен с нулевым входом 1-го разряда регистра, где i=1 и.

На чертеже представлена блок-схема устройства.

Устройство содержит триггеры 1 б0 регистра, элементы ИЛИ 2, элементы

ЗАПРЕТ 3, элементы И 4, тактовый вход

5. устройства. Единичные выходы триггеров 1 регистра являются кодовыми входами устройства.

Устройство работает следующим образом.

В исходном состоянии все триггеры 1 находятся в нулевой положении, при этом закрыты все элементы ЗАПРЕТ

3, и элементы И 4 по прямым входам.

При выделении единиц из двоичного кода значения разрядов кода подаются на входы соответствующих триггеров 1 регистра, который устанавливаются в единичное состояние. При этом разряд кода с меньшим номером (нумерация разрядов слева направо), имеющий единичное состояние, получает приоритет над всеми последующими разрядами. Сигнал с прямого выхода триггера

1 каждого разряда с единичным значением поступает на прямой вход соответствующего элемента ЗАПРЕТ 3 и на вход последовательной цепи из соответствующих элементов ИЛИ 2 и открывает их. Сигналы с выходов элементов ИЛИ 2 воздействуют на инверсные входы соответствуюцих последующих элементов ЗАПРЕТ З,закрывают их и тем самым отключают цепи прямых выходов триггеров 1 всех последуюцих разрядов регистра. Так как все разряды кода, предыдущие по отношению к ближайшему разряду с единичным значением, на.ходятся в нулевом состоянии, то управляемый этим ближайшим разрядом элемент ЗАПРЕТ 3 открывается и подает единичный сигнал на второй вход соответствующего элемента И 4.

При подаче входного кода в регистр каждый предыдущий разряд с единичным значением имеет приоритет перед всеми последующими разрядами и единичный сигнал присутствует только на одном из элементов И 4, соответствуюцем разряду большего приоритета. В том случае, если в единичном состоянии находится. первый разряд 1-1, который имеет высший приоритет, сигнал с выхода триггера 1-1 поступает на второй вход первого элемента И 4-1, непосредственно закрывает элемент

ЗАПРЕТ 3 -1.и через последовательную цепь элементов ИЛИ 2-1 ... 2-(n- 2) закрывает все элементы ЗАПРЕТ 3-2 ... 3 -(и-1) зсех последующих разрядов.

При подаче на вход 5 устройства тактового импульса он поступает на первые входы всех элементов И 4, но открывает только ближайший элемент

И 4, соответствующий ближайшему разряду кода с единичным значением. На выходе этого элемента И 4 и на выходе устройства появится сигнал, соответствующий первой выделенной единице, при этом на всех других выходах сигналы отсутствуют.

Сигнал с выхода открытого элемента И 4 устанавливает в нулевое состояние триггер 1 регистра. При этом снимается запрещаюций сигнал с ин1070555

Составитель М.Кудряшев

Редактор е. кривина техред Ж. кастелевич KoppeKòîð В. Вутяга

Заказ 11683/46 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, .Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 версного входа всех элементов ЗАПРЕТ

З,предшествующих следующему единичному разряду кода, которнй получает приори. тет над всеми последующими разрядами кода и подготавливает к открыванию соответствующий элемент И 4. Следующий тактовый импульс аналогично описанному открывает элемент k1 4, происходит выделение следующей единицы из исходного кода и т.д. После выделения последней единицы все триггеры 1 регистра устанавливаются в нулевое положение и устройство готово к приему следующего кода.

Изобретение позволяет сократить аппаратурные затраты в устройстве.