Мультипроцессорный крейтконтроллер

 

МУЛЬТИПРСЩЕССОРНЫЙ КРЕЙТКОНТРОЛЛЕР , КОТ01Ж1Й содержит микропроцессор с памятью, каждый из которых имеет двустороннюю связь с : микропроцессорной магистралью, характеризующейся тем, что процессор 4 управления каналом данных соединен с программной памятью 5, с мультиплексором &, с адресами адресного регистра 7, с регистром 8 страниц, с процессором 9 обработки прерываний , с адресным регистром 10-данных, с регистром 11 данных и с микропроцессорной магистралью 3, причем прогграммная память 5 соединена с микропрсадессорной магистралью , с регистром 8 страниц, с мультиплексором 6 и с адресным регистром 10 данных , а мультиплексор 6 соединен с микропроцессррной магистралью и с адресным регистром 7 программной памяти, КОТО1ЯЛЙ соединен .с микропроцессорной магистралью 3 и с магистралью 12 КАМАК, а процессор 9 обработки преЁфгааний, адресный ре (О гистр 10 даннйх и регистр 11 данных соединены и с микропроцессорной мас гистралью 3 и магистралью 12 КАМАК. о ч ND О :л llu.

CQ03:ССВЕТСНИХ

ОСИЬ ИРП "

РЕСПУБЛИН

gag G Об F 15

Л

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ASTOPCHOMV СВИДЕТЕЛЬСТВУ.

ГОСУ АРОТВЕННЫЙ НОМИТЕТ СССР (21) "7771019/18-24 (89) 29103: НРБ (22) 10. 01.80 (31)- 42038 (32) 11.01.79 (.33). HPB (46 ) 07. 02. 84 . Бюл. В 5 (72) Любомир Иорданов Антонов, Александър Михайлов Тренев, Ангел Маринов Ангелов и Костадин

Димитров Янев (НРБ) (71) "База за автоматизация на научния эксперимент" (НРБ) (53) 681.32(088.8) (54).(57) МУЛЬТИПРОЦЕССОРНЫЙ КРЕЙТКОНТРОЛЛЕР, который содержит микропроцессор с памятью, каждый из «оторых имеет двустороннюю связь с ..микропроцессорной магистралью, ха-рактеризующейся тем, что процессор 4

;управления каналом данных соединен. с программной памятью 5, с мультиплексором б, с адресами адресного регистра 7, с регистром 8 страниц, с процессором 9 обработки прерываний, с адресным регистром 10 данных, с регистром 11 данных и с микропроцессорной магистралью. 3, причем программная память 5 соединена с микропроцессорной магистралью, с регистром 8 страниц, с мультиплексором б и с адресным регистром 10 данных, а мультиплексор б соединен с микропроцессорной магистралью и с адресным регистром 7 программной. памяти, который соединен .с микропроцессорной магистралью 3 и с магистралью 12 КАМАК, а процессор 9 обработки прерываний, адресный регистр 10 даннйх и регистр 11 данных соединены-и с микропроцессорной-магистралью 3 и магистралью 12 КАМАК, 1072054

Изобретение относится к микропроцессорному крейтконтроллеру, который находит применение в. системах автоматизации и построения научных приборов.

Известен микропроцессорный крейтконтроллер, который содержит микропроцессор, программную и оперативную память, связанные между собой при помощи интерфейсных линий, содержащих генератор стробов системы KANAK, регистр КАМАК-инструкций и блок управления безадресными инструкциями типа KANAK, с магистралью системы

КАМАК. Передача данных между магистралью

КАМАК и памятью крейтконтроллера организована при помощи ЗК 8-битовой памяти, где 1К является 24-битовой памятью. Этот массив памяти используется микропроцессором как

8-битовый, а магистраль снстемы

КАМАК обменивается 24-битовыми словами.

Такое решение обеспечивает быстрый обмен информации между модулями и микропроцессором, но сильно обременяет обработку в реальном времени из-за многократного удлинения времени получения одной переменной ввода/вывода. Это неэффективно при использовании памяти, потому что не всегда используются 24-битовые слова.

Известен также микропроцессорный крейтконтроллер, в котором ис-: пользуются три 8-логические вентили, при помощи которых осуще-. ствляется обмен по магистрали.В сеношении чистого времени для выПолнения операций ввода-вывода этот метод является более медленным, Но предпочтительным, потому что представляет широкие возможности быстрой обработки в реальном времени.

Недостатками известных МикрОпроцессорных крейтконтроллеров asляются большое время органиэации одного: цикла, фиксйрованные приоритеты станций в крейте, обработка запросов для прерываний осуществляется программным способом, которая дополнительно замедляет цикл; про= граммная реализация специфических режимов, при этом передача блоков данных организована программным способом.

Цель изобретения — создание многопроцессорного крейтконтроллера .в системе КАМАК, где отдельные.процессоры имеют специализированные функции, что обеспечивает. большое быстродействие.

Поставленная цель достигается созданием многопроцессорного крейтконтроллера, содержащего управляющий микропроцессор с памятью, каждый из которых имеет двустороннюю связь с микропроцессорной магистралью, где процессор управления ка- . налом данных связан с программной памятью с мультиплексором, с адресами адресного регистра, с регистром страниц, с процессором обработки прерываний, с адресным регистром данных и микропроцессорной магистралью, со своей стороны программная память соединена с микропроцессорной магистралью, с регистром

10 страниц, с мультиплексором и с адресным регистром данных, а мультиплексор — с микропроцессорной магистралью и адресным регистром программной памяти, который соединен

15 микропроцессорной магистралью, причем регистр страниц соединен также с магистралью КАМАК, а процессор обработки прерываний, адресный регистр данных и регистр данных — с микропроцессорной магистралью и магистралью KANAK.

Преимуществами мультипроцессорного крейтконтроллера являются осуществление бь1строго обмена информацией между разными модулями

KANAK-а и мультипроцессорного крейтконтроллера, который при помощи небольших дополнительных средств спектрального анализатора можно реализовать, приоритеты запросов для

З0 прерываний с модулей задаются программно, причем динамически изменяются приоритеты и программы их обслуживания.

На чертеже показана блок-схема многопроцессорного крейтконтроллера.

Многопроцессорный крейтконтроллер состоит из управляющего микропроцессора 1 с памятью 2, каждый из. них связан двусторонней связью с микропро

40 цессорной магистралью 3. Процессор 4 управления каналом данных связан с программной памятью 5, мультиплексором 6, адресным регистром 7, регистром 8 страниц, процессором 9 об45 работки прерываний, адресным регистром 10 данных, регистром 11 данных, микропроцессорной магистралью 3, магистралью 12 системы КАМАК, причем программная память 5 соединена с

5О микропроцессорной магистралью 3, регистром 8 страниц, мультиплексором б и адресным регистром 10 данных, мультиплексор б соединен с микропроцессорной магистралью 3 и адресным регистром 7 программной памятью, при этом адресный регистр 7 программной памяти соединен с микропроцессорной магистралью 3; регистр 8 страниц связан и с магистралью 12 KANAK; процессор 9 обработки прерываний, 60 адресный регистр 10 данных и регистр

11 данных соединены и с микропроцессорной магистралью 3 и магистралью

12 KANAK. управляющий микропроцессор 1 и память 2 представляют полную микроком1072054

Тираж 699 Подписное

ВНИИПИ Заказ 127/41

ЮФ

Филиап ППП "Патент", г. Ужгород, ул. Проектная,4 пъютерную конфигурацию, обладающую большими вычислительными и программными возможностями. Процессор управления каналом данных имеет доступ к памяти 2. Оба процессора работают с памятью 2 в режиме разделения време- 5 ни. К программной памяти 5 имеет доступ микропроцессор 1, т.е. в этом случае она является частью его собственной памяти и процессора .управления каналом данных. Управляющий мик- щ ропроцессор 1 может совершать записи и считывания в программную память 5, . а процессор 4 управления каналом данных может только считывать из нее.

Программная память 5 адресуется и выбирается с одного из двух процессоров при помощи мультиплексора 6..

Регистр 8 страниц определяет модуль, к которому обращается процессор 4 управления каналом данных.

Процессор 9 обработки прерываний обрабатывает асинхройно все запросы, которые поступают с модулей крейта . .при помощи магистрали 12 KAMAK u посылает управляющему мультиплексору сигнал прерывания и начальный адрес 25 . обслуживающей программы. Адресный регистр 10 данных адресует ячейки памяти 12, где записываются данные, поступающие из регистра 11 данных, или считываются данные, которые 30 записываются в регистр 11 данных, .информация с которого получается

Или посылается по магистрали KANAK 12 с различных модулей крейта.

Управляющий микропроцессор и его 35 операционная система загружают программу работы процессора 4 управле.ния каналом данных и программной .памяти 5. Процессор 9 обработки прерываний получает все запросы 1,23 по 4О рчету) с модулей при помощи магистрали KANAK 12. В его памяти предварительно загружены управляющим микропроцессором приоритеты всех запросов. Процессор 9 обработки прерываний выбирает из всех запросов запрос с наивысшим приоритетом и передает сигнал прерывания управляющему микропроцессору 1. Если процессор 4 управления каналом данных в этот момент занят выполнением определен- 50 ной программы, управляющий микропроцессор 1 обрабатывает запросы прерыванйй и ожидает сигнал об окончании программы процессора 4 управления каналом данных, после которого по- 55 сылает сигнал для начала обработки новых запросов,.причем одновременно. I посылает и начальный адрес програмвы. Процессор 4 управления каналом данных начинает выполнение програм-. мы, записанной в программной памяти

5 в естественном. порядке. Формат команд ориентирован к системе КАМАК, т.е. содержит информацию о типе

KAMAK операции (стандарт EUR 4600) и номере модуля, с которым будет ра4 ботать крейтконтроллер.

Режим работы (STOP MODE ADDRESS

SCAN, REPEАТ ИООЕ, В. OCK TRANSFER

АСТ10М5) содержит .начальный адрес ячейки памяти, где будет считываться или записываться информация, длину блока данных, которые должны быть пересланы, или конечные условия для некоторых режимов. Каждая кЬманда выполняется в следующем порядке: после считывания команды с программной памяти 5 процессор 4 управления каналом данных запоминает KANAK функцию F по адресу регистра или блока модуля, посылает номер модуля

N для дешифрации в регистр 8 страниц и, если есть команда "Считывание" или "Запись", посылает адрес ячейки памяти в адресный регистр данных.

В зависимости от команды (например

"СчитываниГ) процессор управлейия каналом данных прежде всего генериру-. ет последовательность операций — считывание с памяти 2 по начальному адресу адресного регистра 10 данных и запись в регистр 11 данных, увеличивает адрес на единицу, считывание и запись нового байта памяти, следующее увеличение адреса на единицу и снова считывание и запись. Это так, потому что длина микропроцессорного слова один байт (8 битов), а длина слова КАМАКа 24 бита.

После предварительной подготовки процессор 4 управления каналом данных генерирует KANAK инструкцию, :т.е. по магистрали KAMAK 12 посылает номер модуля, который послал запрос для обслуживания, двоичный код функции и адрес модульного блока. Если команда выполняется в каком-либо режиме, эта последовательность повторяется столько раз, сколько необходимо для выполнения конечных условий.

Все это время процессор 9 обработки прерываний обрабатывает запросы и

:посылает соответствующую информацию к управляющему процессору 1.

Признано изобретением по результатам экспертизы, осуществленной

1ведомством по изобретательству Народной Республики Болгарии.