Логический элемент исключающее или

 

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ИСКЛЮЧАЮЩЕЕ ИЛИ на МДП-транзисторах, содержащий два параллельно соединенных нагрузочных транзистора р-типа, сто-, ки которых подключены к шине источ .ника питания, два последовательно соединенных выходных транзистора ц-типа, которыевключены между выходной и общей шинами, инвертор на взаимодополняю1дах транзисторах. сток транзистора р-типа которого соединен с истоками нагрузочных транзисторов р-типа, а исток Подключен к выходной шине, с которой соединен исток транзистора rt -типа инвертора, затворы первого нагрузочного транзистора р-типа и первого выходного транзистора п-типа соединены с первой входной шиной, .а затвори второго нагрузочного транзистора р-типа и .второго выходного транзистора п-типа - с второй входной , шиной, от ли ч ающи и с я тем, что, с целью повышения надежности , в него введен элемент 2 ИЛИ-НЕ на взаимодополняющих транзисторах, .. входы которого, подключены к соот- § ветствующим входным шинам, а выход (Л к входу инвертора, сток транзистора п -типа инвертора соединен с общей шиной. ft пит

09) (Н) GOO8 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(Ю Н 03 К 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

) ОСУДАРСТ(ЕННЫЙ НОМИТЕТ CCCt

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3494419/18-21 " (22) 20.08.82 (46) 07.02. 84. Бюл. 9 5 (72) С.В.Быков (33) 621.374(088.8} (563 1. Авторское свидетельство СССР 9 790340, кл. Н 03 К 19/21, 1980.

2. Каталог элементов ХА0.345 ° 004, лист 237 рис. 2.46.1, 1980 (прототип). (54) (57) ЛОГИЧЕСКИЙ ВЛЕМЕН1 ЙСКЛЮЧИОЩЕЕ ИЛИ на МДП-транзисторах, содержащий два параллельно соединенных нагрузочных транзистора р-типа, стоки которых подключены к шине источ.ника питания, два последовательно соединенных выходных транэиатора

))-типа, которые. включены между выходной и общей шинами, инвертор на взаимодополняющих транзисторах, сток транзистора р -типа которого соединен с истоками нагрузочных транзисторов р --типа, а исток подключен к выходной шине, с которой соединен исток транзистора и -типа инвертора, затворы первого нагрузочного транзистора р -типа и первого выходного транзистора П -типа соединены с первой входной шиной, а затворй второго нагрузочного транзистора р -типа и .второго выходного транзистора и -типа — с второй входной.шиной, отличающийся тем, что, с целью повышения надежности, в него введен элемент 2 ИЛИ-НЕ на взаимодополняющих транзисторах, входы которого, подключены к соот- 3 ветствующим входным шинам, а выходк входу инвертора, сток транзистора П -типа иивертора соепииеи с об щей шиной.

1072264

Изобретение относится к вычислительной технике и может быть испо льзовано при разработке универсальных и специализированных вычислительных машин.

Известен логический элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, содержащий инвертор, ключ.. и два коммутирующих транзистора Г11 .

Недостатком указанного устройства является низкое быстродействие из-за применения транзисторов в режи» ме ключа.

Наиболее близким техническим решением к предлагаемому является логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, 15 содержащий два параллельно соединенных нагрузочных транзистора р-типа, стоки которых подключены к шине источника питания, два последовательно соединенных выходных тран- 20 зистора О-типа, которые включены между выходной и общей шинамй, инвертор на взаимодополняющих тран,зисторах, сток транзистора -типа которого соед нен с источника и на 25 грузочных транзисторов Р -типа, а .исток подключен к выходной шине, с которой соединен исток транзистора й-типа инвертора, затворы первого нагрузочного транзистора р -типа, первого выходного транзистора и ти па .и обоих транзисторов первого входного инвертора соединены с первой входной шиной, затворы второго нагрузочного транзистора р -типа, второго выходного транзистора и -типа и обоих транзисторов второго входного инвертора соединены с второй входной шиной, выход первого входного инвертора подключен к затвору транзистора 0-типа инвертора на 40 .взаимодополняющих транзисторах, выход второго входного инвертора подключен к затворам транзистора р-типа, включенного Ilapaxmem ao транзистору р --типа инвертора, и . 45 транзистора h -типа, включенного между стоком транзистора и -типа инвертора и общей шиной (2j .

Недостаток известного устройства обусловлен низкой надежностью из-за большого числа компонентов схемы.

Цель изобретения - повышение на" дежности логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 55

Поставленная цель достигается тем, что в логический элемент ИС-.

КЛЮЧАЮЩЕЕ ИЛИ на-ИДП-транзисторах,,содержащий два параллельно соеди- 60 венных нагрузочных транзистора р-типа, стоки которых подключены к шине источника питания, два последовательно соединенных выходных транзистора h -типа, которые вклю-. чены между выходной и общей шинами, инвертор на вэаимодбполняющих транзисторах, сток транзистора -типа которого соединен с истоками нагрузочных транзисторов р -типа, .а исток подключен к выходной окне, с которой соединен исток транзистора й-типа инвертора, затворы первого нагрузочного транэисторар -типа и первого выходного транзистора fl -типа соединены с первой входной шиной, а затворы второго нагрузочного транзистора Р --типа и второго выходного транзистора h --типа — с второй входной шиной, введен элемент

2ИЛИ-НЕ на взаимодополняющих транзисторах, входы которого подключены к соответствующим входным шинам, а выход — к входу инвертора, сток транзистора и -типа инвертора соединен с общей шиной.

На чертеже представлена принци,пиальная схема логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, На транзисторах 1 и 2 р -типа и транзисторах 3 и 4 П -типа собран элемент 2ИЛИ-НЕ между шиной 5 источника питания и об .щей шиной 6, стоки параллельно включенных нагрузочных транзисторов

7 и 8 р -типа подключены к шине ис ;точника питания, а истоки — к стоку транзистора 9 -типа инвертора на взаимодополняющих транзисторах, сток транзистора 10 и --типа инвертора соединен с общей шиной, а истокс выходной шиной 11, транзисторы .

12 и 13 и -типа включены последа« вательно между выходной и общей шинами, затворы транзисторов 9 и 10 подключены к выходной шине 14 элемента 2ИЛИ-НЕ, затворы транзисто.ров 2,3,8 и 13 подключены к первой входной. шине 15, затворы транзисторов 1,4,7 и 12 соединены с второй ь входной шиной 16..Логический элемент ИСКЛЮЧАЮ-;

ЩЕЕ ИЛИ работает следующим образом;

При наличии .на входных минах 15 и 16 сигналов уровня логинеского нуля или единицы открыты соответ ственно транзисторы 1,2,7,8 и 10 или транзисторы 3,4,9,12 и 13, те..иа выходной шине 11 присутст- вует сигнал уровня логического нуля.

При наличии на входной шине 15 сигнала уровня логической единицы, а на входной шине 16 сигнала уровня логического нуля или наоборот открыты соответственно транзисторы 1, 3,7,9 и 13 или транзисторы 2,4,8,9 и 12, т.е. на выходной шине 11 присутствует сигнал уровня логической единицы.

1072264

Составитель А.Мезенцев

Редактор А.Orap Техред Т.Иаточка - Корректор О Тигор

Заказ 147/52 Тираж 862 Подписное

ВНИИПИ Государственного койитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

° Е «ЮЕ Ю » М «Е ЮЮ ЕЕЕ Ь

Филиал ППП Патент, г. ужгород, ул. Проектная, 4

Технико-экономический эфФект от исполъзования изобретения заключается в повышении надежности логическогО Элемента ИСКЛЮЧАЮИЯЕ ИЛИ в резулътате уменъшения количества транзисторов в нем.

Логический элемент исключающее или Логический элемент исключающее или Логический элемент исключающее или 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх