Устройство для выбора частотных диапазонов передачи группового радиосигнала

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ . РЕСПУБЛИК ()9) (И) 1 ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (.21) 3464853/18-09 (22) 16.04.82 (46) 07.02.84, Вюл. М 5 (72) В.Н.Вдовенко, Н.В.Филатов

И A. Г . Попон (53) 621.391 ° 812.8(088 ° 8) (56) 1. Авторское свидетельство СССР

)).809596, кл. Н 04 В 3/46, 1980. 2. Авторское. свидетельство СССР

Р 7679 84, кл. Н 04 В 17/00, 1979 (прототип) . (54) (57) 1 УСТРОИСТВО Для BHBOPA

ЧАСТОТНЫХ ДИАПАЗОНОВ ПЕРЕДАЧИ ГРУППОВОГО РАДИОСИГНАЛА, содержащее последовательно соединенные усилитель, амплитудный детектор и интегратор, блок полосовых фильтров., коммутатор, управляющие входы которого соединены с основная выходамн распределителя, и последовательно соединенные блок установки порога, блок сравнения, блок задержки и элемент ИЛИ; о т л ич а ю щ е е с я тем, что, с целью повышения точности выбора путем.ускоренной оценки качества линии связи, в него введены последовательно соединенные выделитель огибающей и аналого-цифровой преобразователь, геНератор тактовых импульсов, блок элементов памяти, блок регистров и последовательно соединенные блок вычис-. ления.энергии сигнала, блок вычисления отношения сигнал/шум, блок вычисления аргумента функции Лапласа, блок вычисления обратной функции

Лапласа и блок умножения, тактовые входы которого и тактовые входы ана лого-цифрового преобразователя и блока элементов памяти соединены,с выходами генератора тактовых импульсов, при этом выходы блока умножения подключены к сигнальным входам коммутатора, выходы которого через блок регистров подключены к другим входам блока сравнения, управляющий вход которого и управляющие входы

3(Я) Н .04 В 17 Н 04 В.З 46. блока регистров и блока установки порога соединены с дополнительным, выходом распределителя, основные выходы которого подключены к входам блока полосовых фильтров, выход которого, подключен к входу усилителя, выход интегратора подключен к вхо- ду выделителя огибающей, выходы аналого-цифрового преобразователя

i подключены к опорным входам блока вычисления отношения сигнал/шум ) выходы блока элементов памяти подключены к опорным входам блока вычисления энергии сигнала, блока вычисления аргумента функции Лапласа, ° блока вычисления обратной функции

Лапласа и блока умножения, и допол- Я нительные опорные входы блока вычис» ления аргумента функции Лапласа и умножителя соединены с дополнительным выходом блока вычисления энергии сигнала.

2. Устройство по и. 1, о т л и— ч а.ю щ е е с я тем, что, .блок вычисления энергии сигнала содержит последовательно соединенные первый умножитель, первый косинусный преоб разователь, первый вычитатель, второй умножитель, второй вйчитатель . и третий умножитель, последователь- но соединенные квадратор, четвертый умножитель и делитель, выходы которого подключены к другим входам третьего умножителя,первый синусный преобразователь,выходы которого через пятый умножитель подключены к другим вхОдам второго вычитателя, второй ко синусный преобразователь, выходы которого подключены к другим входам пятого умножителя, второй синусный преобразователь, выходы которого подключены к другим входам второго умножителя, а Входы соединены с вхоtдами второго косинусного преобразо- вателя, первый регистр, выходы котЬрого подключены к другим входам чет1072277

10 вертого умножителя, второй регистр, восходы которого подключены к входам первого умножителя и к другим входам делителя, третий регистр, выходы которого подключены к другим входам первого умножителя, четвертый регистр, выходы которого подключены к входам второго косинусного преобразователя, пятый регистр, выходы которого являются дополнительным выходом блока вычисления энергии сигнала, и узел ввода информации, выходы. которого подключенн к входам регистров, при этом выходы первого умножителя подключены к входам первого синусного преобразователя, входы квадратора и опорный вход первого вычитателя .являются опорными входами блока вычисления энергии сигна:ла .тактовыми входами которого являУ ются тактовые входы умножителей, вычитателей и делителя.

3. Устройство по н. 1, о т л и ч а ю щ е е с я тем, что блок вычисления аргумента функции Лапласа выполнен B виде последовательно

Изобретение относится к радиосвязи и может использоваться при оценке качества фиксированных частотных диапазонов и при выборе диапазона с наиболее благоприятной помеховой обст ан ов кой для передачи гру ппов ого радиосигнала с многократной фазовой модуляцией (МФМ) в многоканальных линиях связи (MKJlC) .

Известно устройство для выбора частотных диапазонов передачи группового радиосигнала по результатам измерения уровня шума в паузах речи, имеющее в своем-составе последовательно соединенные усилитель, амплитудный детектор, синхронный интегратор и амплитудный селектор, выходы которого подключены к входам двух счетчиков импульсов, элемент запрета, реверсивный сумматор, цифро-аналоговый преобразователь, интегратор, исполнительный блок, генератор импульсов, дополнительный интегратор, масштабный усилитель, элемент сравнения, пороговый элемент и аналого-вый ключ (1).

Недостаток данного устройства заключается в невозможности постоянного контроля фиксирования частотных

0 иапазонов и выбора оптимального 3 ди маршрута для передачи группового р адиосигнала с ЬЙМ, соединенных узла возведения в степень,. делителя, синусного преобразователя и выходного умножителя,:. другие входы которого соединейы с выходами входного умножитеяя, другие входы которого и другие входы делителя являются опорными входами блокаа вычислен и я ар гумен та фун кции, Лапласа, тактовыми входами которого являются тактовые входы делителя и выходного умножителя, а дополнительным опорным входом. является вход узла возведения в степень.

4. Устройство по п; 1, о т л ич а ю щ е е с я. тем, что блок вычисления обратнбй,функции Лапласа выполнен в,виде последовательно соединенных входного сумматора, квадратора, первого умножителя, вычислителя экспоненты и второго умножителя, при этом другие входы сумматора и умножителей являются опорными входами блока вычисления обратной функции Лапласа, тактовыми входами которого являются тактовые входы сумматора и умножителей.

Наиболее близким к предлагаемому является устройство, для выбора частотных диапазонов передачи группового радиосигнала, содержащее последовательно соединенные усилитель, амплитудный детектор и интегратор, блок полосовых фильтров, коммутатор, управляющие входы которого соединены с основными выходами распределителя, и последовательно соединенные блок установки порога, блок сравнения, блок задержки.и элемент ИЛИ (2).

Однако известное устройство не обеспечивает достаточную точность выбора часТотных диапазонов передачи группового радиосигнала, Цель изобретения - повышение точности выбора путем ускоренной оценки качества линии св.язи.

Поставленная цель достигается тем, что в устройство для выбора частотных диапазонов передачи группового радиосигнала, содержащее последовательно соединенные усилитель, амплитудный детектор и интегратор, блок полосовых фильтров, коммутатор, управляющие входы которого соединены с основными выходами распределителя, и последовательно соединенные блок установки порога, блок сравнения, блок задержки и элемент ИЛИ, введены последовательно соединенные выдели-. тель огибающей и аналого-цифровой

1072277 при этом выходы первого умножителя

10.подключены к входам первого синуснены с дополнительным выходом распре-20

При этом блок вычисления энергии 40 сигнала содержит последовательно соединенные первый умножитель, пер- вый косинусный преобразователь, первый вычитатель, второй умножитель, второй вычитатель и третий умножи- 45 тель, последовательно соединенные квадратор, четвертый умножитель и делитель, выходы которого подключены к другим входам третьего умножителя, первый синусный преобразователь, выходы которого через пятый умножитель подключены к другим входам второго вычитателя, второй косинусный преобразователь, выходы которого подключены к другим входам пятого умножителя, второй синусный 55 преобразователь, выходы которого подключены к другим входам второго умножителя, а входы соединены,c входами второго косинусного преобразователя, первый регистр, выходы кото- 60 рого подключены к другим входам четвертого умножителя, второй регистр, выходы которого подключены к входам первого умножителя и к другим входам делителя, тРетий регистр, выходы колей.

50 преобразователь, генератор тактовых импульсов, блок элементов памяти, блок регистров и последовательно сое» диненные блок вычисления энергии сигнала, блок вычисления отношения . сигнал/шум, блок вычисления аргумента функции Лапласа, блок вычисления обратной функции Лапласа и блок умножения, тактовые входы которого и тактовые входы аналого-цифрового преобразователя и блока элементов памяти соединены с вЬтходами генера= тора тактовых импульсов, при этом выходы блока умножения подключены к сигнальным. входам коммутатора, выходы которого через блок регистров подключены к другим входам блока сравнения, управляюший вход которого и управляющие входы блока регистров и блока установки порога соедиделителя, .основные выходы которого подключены к входам блока полосовых фильтров, выход которого подключен . к входу усилителя, выход интегратора подключен к входу выделителя огибаю" шей, выходы аналого-цифрового преобразователя подключены к опорным входам блока вычисления отношения сигнал/шум, выходы блока элементов памяти подключены к опорным входам блока вычисления энергии сигнала, блока вычисления аргумента функции Лапласа, блока вычисления обратной функции Лапласа и блока умножения, а дополнительные опорные входы блока вычисления аргумента Функции Лапласа и умножителя соединены с дополнительным выходом блока вычисления энергии сигнала.

I торого подключены к другим входам первого умножителя, четвертый регистр выходы которогб подключены к входаи второго Косинусного преобразователя, пятый регистр, выход которого является дополнительный выходом блока вычисления энергии сигнала, и узел ввода информации, выходы которого подключены к входам регистров, ного преобразователя, входы квадратора и опорный вход первого вычитателя являются опорными входами бло ка вычисления энергии сигнала, тактовыми входами которого являютса тактовые входы умножителей, вычивателей и делителя.

%роме того, блок вычисления аргумента функции Лапласа выполнен в виде последовательно соединенных узла возведения в степень, делителя, аинусного преобразователя и выходнего умножителя, другие входы которово соединены с выходами входного умиожителя, другие входы которого и другие входы делителя являются опорными входами блока вычисления аргумента функции Лапласа, тактовыми входами которого являются тактовые входы делителя и выходного умножителя, а дополнительным опорным входом является вход узла возведения в степень.

При этом блок вычисления обратной функции Лапласа выполнен в виде последовательно соединенных входного сумматора, квадратора, первого умножителя, вычислителя экспоненты и вто рого умножителя, при этом другие входы сумматора и умножителей являются опорными входами блока вычисления обратной функции Лапласа, тактовыми входами которого являются тактовые входы сумматора и умножитеНа фиг. 1 представлена структур-. ная электрическая схема предлагаемого устройства; на Фиг. 2 — структурная электрическая схема блока вычис- ления энергии сигнала; на фиг. 3структурная электрическая схема блока вычисления аргумента функции

Лапласа; на фиг. 4 — структурная электрическая схема блока вычисления обратной функции Лапласа.

Устройство содержит блок 1 вычисления энергии сигнала, блок 2 вычисления отношения сигнал/шум, блок 3 вычисления аргумента функции Лапласа, блок 4 вычисления обратной функции Лапласа, блок 5 умножения, коммутатор 6, блок 7 регистров, блок

8 сравнения, блок 9 установки порога, блок 10 задержки, элемент ИЛИ 11, блок 12 элементов памяти, генератор,1072277

55 13 тактовых импульсов, распредели- . тель 14, блок 15. полосовых Фильтров, - усилитель 16, амплитудный детектор

17, интегратор 18, выделитель 19 огибающей, аналого-цифровой преобразователь 20.

Блок 1 вычиСления энергии сигнала содержит первый умножитель 21, первый косинусный преобразователь

22, первый вычитатель 23, второй умножитель 24, второй вычитатель 25, третий умножитель 26, квадратор 27, четвертый умножитель 28, делитель 29,,первый синусный преобразователь 30, второй косинусный преобразователь .

31, пятый умножитель 32, второй си- (5 нусный преобразователь 33, первый регистр :34, второй регистр 35, третий регистр 36, четвертый регистр

37, пятый регистр 38 и узел 39 ввода информации. . - 20

Блок 3 вычисления аргумента функции Лапласа содержит узел 40 возведения в степень, делитель 41, синус« ный преобразователь 42, выходной умножитель 43, входной умножитель 44, 25

Блок 4 вычисления обратной функции

1 Лапласа содержит входной сумматор 45, квадратор 46,первый умножитель 47, вычи сли тель 4 8 э ко пон енты, в торой ум- ножитель 49.

Устройство работает следующим об" разом.

В блоке 1 вычисления энергии сигнала с помощью узла 39 ввода информации (например дисплея) вводятся Опе- З5 ратором в регистры 34 — 38 значения следующих переменных соответственно: а (амплитуда сигналов);(й (частота сигналов); Т (временной интервал с измерения 4 »= Т) у .V (Фаза сигналов) и A (число знаков в используе-.40 мом для передачи двоичном коде), причем Ы и щ — в радианах. Затем послЕдующими блоками (фиг. 2) производится вычисление энергии элемента сигнала б Ь,), где i О, 1,..., 45 т =(Р,®з, (1) о где (U — известный постоянный коэфФициент передачи канала. Подстанов- 50 <ой

5; Щ =а,сов(,ь,1+сД=

=Qq(CO5-З а Ис б(пф} выражение (1) можно преобразовать в вид (фаз ная модуляция) (И О, )cosy "ыс -s(nq(h-соэ(асТ)1 (2) 60 с

Значение tu хранится в элементе памяти блока 12 и выдается по команде ген ерат ора 1 3 т актовых импульсов (запуск генератОра 13 прОизвОдит 65 оператор с узла 39 ) через квадратор

27 в умножитель 28, в котором производится умножение значения р9 íà a« . поступающего с выхода регистра 34.

Делитель 29 делит получившееся произведение р2 сс на Ис, поступающее с выхода регистра 35, на выходе делителя получается выражение р ас/ 1

/сас.

Одновременно на входы умножителя

21 поступают переменные величины сдс и. Г с регистров 35 и 36 соответственно. Получившееся произведение проходит через синусный преобразователь

30 на первую совокупность входов умножителя 32. Ка вторую совокупность входов поступает переменная с выхода регистра 37, прошедшая косинусный преобразователь 31. В результате на выходе умножителя 32 появляется произведение соб су . 9

Параллельно с выходов умножителя 21 произведение иск через косинусный преобразователь 22 проходит на входы вычитателя 23. На другой вход вычитателя 23 считывается единица. В результате на первую совокупность входов умножителя 24 поступает разность(1-coguoT, ), а на вторую - величина р прошедшая. с регистра 37 в сии усный преобразователь

33 (Мт1 g ) . Вычитатель 25 на выходе имеет разность(сов((аи,Т-е(п ((-сне и,уя а уа выходах умножителя 26 (на пер вой совокупности входов делителя 29) имеет место все выражение (2) .

На вход усилителя. 16 поступает аддитивнЫй белый шум,. который проходит через амплитудный детектор 17, интегратор 18, выделитель 19 огибающей и аналого-цифровой преобразо-. ватель (АЦП) 20. На выходе АЦП 20 появляется значение односторонней спектральной плотности мощностй белого шума N в цифровом двоичном виде. Блок 2 осуществляет получение выражения

)=47й,". р)

При и > 3 для МКЛС расчет средней вероятности ошибки „- — „(<-г(Л ь вар(Я р1 где F,(õ) - функция Лапласа (интеграл ошибок) .

К кодам с 0 > 3 относятся такие коды, как, например, совместимый биполярный код с высокой плотностью

СНДВ, каждая группа которого состоит из четырех двоичных символов..

Для расчета аргумента Функции Лапласа х.Г2п sin(Я I 2>) используются блоки (44,. 43, 41, 42, 40 и 12) . Значение )2 хранится в элементе памяти блока 12 . считывается в входной ум5 ножитель 44, с выхода которого на

1072277 вход выходного. умножителя 43 снима-1 ется произведение Я h . Значение в радианах хранится в элементе памяти блока 12 и считывается .в делитель 41 по команде генератора

13 тактовых импульсов ° Переменная я., с выхода регистра 38 поступает, на вход узла 40 возведения в степень. Делитель 41 получает выраже-: ние 11 /2" и на вторую совокупность входов умножителя 43 через синусный преобразователь 42 поступает величина Ою(и / L") . На выходе выходного умножителя 43 снимается значение аргумент а х. . Формуле для быстрого приближенного вычисления справедливо, следующее выражение:

<-щ О,Ь6ехр -О,МЗ(х+О,tS))) . (5)

В элементе памяти блока 12 хранится константа 0,75, которая используется в блоке 4 сумматором 45 для получения суммы х+0,75. После возвЕдения в квадрат полученного выражения в квадраторе 4б в умножителе 47 производится получение произведения (-О, 443(х+0,75)1,причем константа (-0,443)хранится в элементе памяти блока 12.Затем в вычислителе 48 экспоненты производится получение функции ехр(-0,443(х+0,75}2),значение которой в умножителе 49 перемножается на константу О,б5,хранящуюся в элементе памяти блока 12,в результате чего получение выражения 1-Г(х)за«. кончен< .

В блоке 5 умножения производится, деление .константы 2, хранящейся в элементе памяти блока 12, на значе» ние переменной 2jn поступающей с выхода регистра 38, а также перемножается 2(Ь íà 1- Г(х) . В результате с выхода блока 5 считывается и может. высвечиваться на экране значение средней вероятности оШибки Р<Р по всем сообщениям при И > 3. Генераi ор 13 тактовых импульсов управляет работой всех умножителей, делителей, вычитателей, а также осуществляет . считывание констант со всех элементо памяти блока 12.

Просмотр фиксированных частотных диапазонов производится следующим

I образом. Распределитель 14, запускаемый как.и генератор 13 тактовых импульсов управляющим импульсом, осуществляет поочередную перестройку блока 15 полосовых фильтров с одного частотного диапазона на другой.

Параллельно перестраивается коммутатор 6, в результате чего значение

Р, относящееся -к тому или иному. фиксированному частотному диапазону, записывается в соответствующий. регистр блока 7. После завершения просмотра диапазонов распределитель 14 выдает импульс считывания на блок 7 регистров, на блок 9 установки поро15 га, где хранится допустимое граничное значение Рср =Р® >«, при котором, дискретные сообщения при передачи искажаются в допустимых пределах.

Этим же импульсом производится запуск блока 8 сравнения.

Блок 9 выявляет фиксированный. частотный диапазон с Р =Р,„и

РСР 4 Рср.рОн Ф давая импульс считывания на соответствующий диапазону

25 элемент памяти блока 10 зацержки, в котором хранятся номера или гра- . ничные значения частот фиксированных частотных дипазонов, предназначенных для передачи группового радиосигнала. Номер .или граничные значения частот выбранного.для передачи диапазона считываются через элемент ИЛИ 11. Применение предлагаемого устройства позволяет производить оперативный анализ помеховой обстановки в фиксированных частотных диапазонах для передачи дискретных сообщений с МФИ выбирать, частотный диапазон для передачи группового радиосигнала

40 по минимуму вероятности ошибочного приема всех дискретных сооб.щений с МФМ; автоматизировать процесс управления передачей группового радиосигнала.

45 Таким образом, предлагаемое устройство обеспечит автоматическую оперативную оценку фиксированных частотных диапазонов и точный выбор в диапазона с наиболее благоприятной помеховой обстановкой для передачи

50 группового р,диосигнала с многократ ной фазовой модуляцией.

1072277

1072277

1072277

1иа3

Составитель А.Сеселкин

Редактор Н.Ковалева Техред T.Маточка

Корректор О.Тигор

Подписное

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4

Заказ, 148/52 Тираж 635

ВНИИПИ Государственного комитета СССР по делам изобретений И открытий

113035, Москва, Ж-35, Раушская наб., д., 4/5