Устройство для выборки информации из матричного накопителя

 

УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИНФОРМАЦИИ ИЗ Г-1АТРИЧНОГО НАКОПИТЕЛЯ, содержащее первую группу ключевых транзисторов, истоки которых подключены к первой разрядной шине, вторую группу ключевых транзисторов , истоки которых подключены к второй разрядной шине, стоки ключевых транзисторов первой и второй групп являются входами устройства, и первый и второй транзисторы предзаряда , исток первого транзистора предзаряда соединен с первой разрядной шиной, исток второго транзистора предзаряда соединен с второй разрядной шиной, отличающееся тем, что, с целью упрощения устройства , затворы первого и второго транзисторов предзаряда подключены к первой управляющей шине, их стоки подключены к шине питания, а затворы ключевых транзисторов первой и второй групп соединены с второй управляющей шиной.«g ±1 (Л со а

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19)SU(Ill 1

3(511 0 11 С 7/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ "и йл ТЫ < !(ii ! ъ т!;УМава ;А1(! М

К ABTGPCHGMY ОВйДЕТЕПЬСТВУ (54 ) (57 ) УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИН.

ФОР МУЦИИ ИЗ КАТРИ(Ч НО ГО НИКОН ИТ БЗИ, содержащее первую группу ключевых транзисторов, истоки которых подключены к первой разрядной шине, вторую группу ключевых транзисторов, истоки которых подключены к

С сО (21) 3509844/18-24 (22) 04,11.82 (46) 15,02.84. Бюл. Р б ,(72) В.С,Кугаро

j(53) 621.327.6(088,8) (56) 1. Патент СИй Р 4193125, кл, 665/104, опублик. 1980.

2. "Электроника". 1980, Р б, с. 42-52 (прототип). второй разрядной шине, стоки ключевых транзисторов первой и второй групп являются входами устройства, и первый и второй транзисторы предзаряда, исток первого транзистора предзаряда соединен с первой разрядной шиной, исток второго транзистора предзаряда соединен с второй разрядной шиной, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, затворы первого и второго транзисторов предзаряда подключены к первой управляющей шине, их стоки подключены к шине питания, а затворы ключевых транзисторов первой и второй групп соединены с второй управлчющей шиной.

1073796

Изобретение относится к микроэлектронике и может бить использр вано в ИС постоянной памяти на МДП элементах.

В ИС ПЗУ типичным решением для выборки информации иэ накопителя является дешифрация столбцов накопителя.

Известны накопители ПЗУ, общим свойством которых является дешифрация земляных шин накопителя, что позволяет увеличить плотность упаковки и быстродействие ПЗУ, в которых для выборки информации из накопителя используется четыре транзис тора для каждого столбца накопителя $1) .

Однако информация на выходных шинах устройства появляется лишь на небольшое время, определяемое временем разряда выходных шин через 20 транзисторы выборки, что накладывает жесткие требования на синхронизацию работы блоков ПЗУ, а дешифрация столбцов накопителя может осуществляться с двух сторон матрицы на- 25 копителя, что усложняет топологию .кристалла ПЗУ и увеличивает его площадь.

Кроме того, так как при дешифрации земляных шин каждый столбец 30 накопителя может использоваться дважды (в зависимости от того, сакая из соседних с ним эемляйых шин дешифрирована в данный момент), для передачи информации на вход уси." лителя считывания используют устройства выборки информации, т.е. использование устройств выборки информации является обязательным при .реализации накопителя ПЗУ с дешифрируемыми земляными шинами.

Устройства выборки информации обладают также относительно невысоким быстродействием вследствие того, что разряд шины данного, являющейся выходом устройства и обладающей зна- 45 чительной емкостью, происходит через приоткрытый (открытый небольшим потенциалом)транзистор выборки.

Устройства выборки информации относительно сложны — для выборки информации требуется размещать от двух до четырех транзисторов в каждом столбце накопителя, что является сложной топологической задачей. Действительно, столбцы и земляные шины накопителя расположены на .кристалле с максимальной плотностью так, что между каждым столбцом и земляной шиной можно сформировать лишь транзистор с минимальными геометри- 60 ческими размерами. Размещение большего количества элементов приводит к тому, что топология устройства

"растянута" вдоль столбца накопителя и занимает значительную площадь кристалла. Кроме того, относитеЛьная

cJIoKHocTb топологии устройств выборки информации накладывает ограничения »а технологический процесс изготовления всей ИС ПЗУ, так как известные устройства выборки информации невозможно реализовать на простой (с двухровневой разводкой) технологии

МДП транзисторов с алюминиевыми затворами.

Наиболее близким к предлагаемому является устройство для выборки информации, в котором двойная дешифрация каждого из столбцов накопителя позволяет использовать для выборки информации лишь по два транзистора выборки в каждом столбце f2) .

Указанное устройство обладает перечисленными недостатками, причем связи затворов транзисторов выборки с соответствующими выходами дешифратора столбца занимают на кристалле

ИС значительную площадь.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в устройстве Для выборки информации из матричного накопителя, содержащем первую группу ключевых транзисторов, истоки которых подключены к первой разрядной шине, вторую группу ключевых транзисторов, истоки которых подключены к.второй разрядной шине, стоки ключевых транзисторов первой и второй групп являются входами устройства, и первый и второй транзисторы предзаряда, исток первого транзистора предзаряда соединен с первой разрядной шиной, исток вто- рого транзистора предэаряда соединен с второй разрядной шиной, дополни" тельно затворы первого и второго транзисторов предзаряда подключены к первой управляющей шине,их стоки подключены к шине питания, а затворы ключевых транзисторов первой и второй групп соединены с второй управляющей шиной.

На чертеже представлена принципиальная схема предлагаемого устройства.

Устройство для выборки информации из матричного накопителя содержит ключевые транзисторы 1-6, затворы которых объединены и подключены к второй управляющей шине 7, к первой управляющей шине 8 подключены затворы первого 9 и второго 10 транзисторов предэаряда, их стоки объединены и подключены к шине питания 11, ключевые транзисторы 1, 3 и 5 составляют первую группу, их истоки объединены и подключены к первой 12 разрядной шине, ключевые транзисторы

2, 4 и 6 составляют вторую группу, их стоки объединены и подключены к второй 13 разрядной шине, стоки

1073796

ВНИИПИ Заказ 337/49

Тираж 575 Подписное

Филиал ППП "Патент", г. Ужгород, ул.Проектная, 4

;ключевых транзисторов 14-19 являются входами устройства.

Устройство содержит также шину нулевого потенциала 20, ключевые транзисторы 21-25 земляных шин матрицы накопителя, шины 26-30 дешифратора столбца, земляные шины

31-35 накопителя, шины 36 и 37 строк накопителя, запоминающие транзисторы

38-45, нагрузочные транзисторы .

47i-56. 10

I При байтовой организации схемы памяти матрица запоминающих элементов (накопитель) состоит из четырех подматриц, содержащих два разряда данных. 15

Схема подматрицы постоянного запоминающего устройства (изображенная вместе с устройством выборки информации) работает следуищим образом.

В режиме ожидания, т.е. до прихода сигнала "Выбор кристалла", все шины столбцов накопителя и земляные шины 31-35 предзаряжены через открытые нагрузочные транзисторы

46-56, шины строк 36 и 37 и шины дешифратора столбца 26-30 обнулены, шины 12 и 13 данных предзаряжены через открытые транзисторы предэаряда 9 и 10. 30 .При обращении к устройству, т.е. в случае прихода сигнала "Выбор кристалла", прихода и дешифрации адреса, заряжается выбранная шина строки, например шина 36, и заряжается выбранная шина дешифратора столбца, например шина 27.Тогда через: бткрытый дешифратором, столбца транзистор 22 земляная шина 32 приобретает низкий потенциал. Если транзистор ячейки накопителя не сформирован, как 40 например между столбцом, подключенным к входной шине 15, и шиной земли

32, то разряда столбца накопителя и связанного с ним входа 15 устройства выборки информации не происходит и 45 потенциал на шине данных 13 остается неизменным. Если между столбцом и выбранной земляной шиной транзистор ячейки матрицы сформирован, как например между столбцом, подключенным к 50 входной шине 16, и шиной земли 32, то через открытый шиной строки 36 транзистор 41 ячейки накопителя разряжается столбец и связанный с ним вход 16 устройства выборки информации иф вслед эа ним разряжается через транзистор 3 шина данных 12.

Если при этом шина данных 12 предза» ряжена до потенциала 0 = E --VT (при потенциале на шине импульса предэаряда, равном напряжению источника питания, где Е - напряжение источника питания; Чг — пороговое напряжение транзистора, а величина опорного напряжения на шине 7 равна

U> = Е -VT, то величина дифференциального сигнала на шине данных 12 равна пороговому напряжению транзисгора, так как разряд всех невыбранных столбцов возможен лишь после того, как потенциал шины данных 12 станет меньше потенциала источника опорного напряжения 7 на величину, равную пороговому напряжению транзистора. Подключение невыбранных столб" цов к шине данных замедляет скорость падения ее потенциала, а нагруэочные транзисторы 46-56 поддерживают на столбцах накопителя высокий уровень потенциала. Нагруэочные транзисторы

46-56 предотвращают также возможность паразитного разряда шины данного, возникающего при наличии цепочки проводящих транзисторов в выбранной строке, когда вслед эа выбранным столбцом накопителя могут разрядиться соседние с ним невыбранные столбцы и связанная с ним шина данного. !

В качестве источника опорного напряжения 7 можно использовать шину 8 постоянного питания. В этом случае шины данных следует предзаряжать до потенциала, равного потенциалу источника питания, что требует формирование импульса предзаряда 8 повышенного напряжения.

Предлагаемое устройство проще известного, так как в каждом столбце матрицы накопителя необходимо сформировать для считывания информации лишь один транзистор, который создается в столбце матрицы с минимальной потерей площади в любом из технологических вариантов МДП ИС, включая простейшие с двумя слоями разводки-технологии МДП транзисторов с алюминиевыми затворами. Быстродействие предлагаемого устройства выше, чем у прототипа за счет того, что количество транзисторов выборки, подключаемых к.шине данного, уменьшено в 2 раза, а значит и уменьшена величина параэитной емкости шины данного, состоящей иэ суммы емкостей перекрытий затвор-исток транзисторов первой и второй групп и емкости межсоединений, которая минимальна благодаря минимальной конфигурации топологии устройства. Уменьшенная величина паразитной емкости шины данного (выхода устройства) приводит к меньшему времени разряда шины, т.е. повышенному быстродействию устройства.