Измерительный преобразователь напряжения
ИЗМЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ, содержащий последовательно включенные интегратор и аналоговый блок памяти, источник опорного напряжения и первый ключ, преобразователь напряжения в код и цифровой сумматор, выход которого соединен с выходом устройства, блок управления, выход которого подключен к управляющему входу аналогового блока памяти, отличающийс я тем, что, с целью повьанения точности, в jiero введены преобразователь кода во временной интервал, второй, третий, четвертый и пятый ключи, причем сигнальный вход преобразователя кода во временной интервал соединен с выходом цифрового сумматора, а выход - с управляющим входом первого ключа, выход которого подключен к входу интегратора, второй ключ включен между входом устройства и входом интегратора, третий ключ между выходом аналогового блока памяти и входом интегратора ,, четвертый ключ между выходом аналогового блока памяти и входом преобразователя напряжения в код, « пятый ключ -. между входом устройства и входом преобразователя напряжения в код, а управляющие входы второго, третьего, четвертого и пятого ключей соединены с соответствующими выходами блока управления.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (1!) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3339862/18-21 (22) 21.09.81 (46 ) 23.02.84. Бюл. 9 7 (72 ) A. Е . Волынский, С.A. Рачи н и A.A.Cìèðíîâ (53) 621.317.,7(088 ° 82 (56) 1. Авторское свидетельство СССР
)) 219290, кл. Н 03 K 13/02, 03.01.67.
2. Патент Великобритании
)) 1311933, кл. G 4 Н, 1973. (54 ) (57) ИЗМЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ, содержащий последовательно включенные интегратор и аналоговый блок памяти, источник опорного напряжения и первый ключ, преобразователь напряжения в код и цифровой сумматор, выход которого соединен с выходом устройства, блок управления, выход которого подключен к управляющему входу аналогового блока памяти, о т л и ч а ю щ и й3(51) G 01 F 19/00 G 01 R 19/00 с я тем, что, с целью повышения точности, в 1(его введены преобразователь кода во временной интервал, второй, третий, четвертый и пятый ключи, причем сигнальный вход преобразователя кода во временной интервал соединен с выходом цифрового сумматора, а выход — с управляющим входом первого ключа, выход которого подключен к входу интегратора, второй ключ включен между входом устройства и входом интегратора, третий ключ — между выходом аналогового блока памяти и входом интегратора, четвертый ключ - между выходом аналогового блока памяти и входом преобразователя напряжения в код, пятый ключ †.между входом устройства и входом преобразователя напряжения в код, а управляющие входы второго, третьего, четвертого и пятого ключей соединены с соответствующими выходами блока управления.. Я
10 75083 интегратора, четвертый ключ — между выходом аналогового блока памятк и входом преобразователя напряжения в код, пятый ключ — ме:кду входом устройства и входом преобразователя напряжения в код, а управляющке входы второго, третьего, четвертого и пятого ключей соединены с соответствующими выходами блока управления:
На фиг. 1 представлена функциональная схема предлагаемого измерительного преобразователя напряжения; на фиг. 2 — временные диаграммы сигналов, иллюстрирующке работу устройства.
Устройство содержит интегратор 1 »5 (фиг. 1) с номинальной постоянной времени Т, аналоговый блок 2 памяти, преобразователь 3 напряжения в код, цифровой сумматор 4, источник 5 опорного напряжения,, преобразователь 6 кода во временной интервал, ключи 7-11, блок 2 управления. Основной измерительный тракт составляют последовательно включенные между входом и выходом устройства ключ 8, интегратор 1, аналоговый блок 2 памяти, ключ 10, преобразователь 3 напряжения в код, цифровой сумматор 4. Выход источника 5 спорного напряжения через ключ 7 подключен .> к входу интегратора 1, сигнальный вход преобразователя 6 кода во временной ин: åðâàë соединен с вь«ходом цифрового сумматора 4, а выход с управляющим входом ключа 7,. ключ 9 включен между выходом аналогового
35 блока 2 памяти и входом к;«:тегратора 1, ключ 11 включен между входом устройства и входом преобразователя 3 напряжения в код, управляющие входы ключей 8-11 соединены с соответствующими выходами блока 12 управления, Работа устройства происходит циклически, Ее удобно проанализировать с помощьк временных диаграмм на фиг.245 где U»8«« и(1»«<ö„ — входное и выходное напряже««ия интегратора 1;U< „- выходное напряжение аналогового блока 2 памяти.
Пусть в одном кз вариантов практи-50 ческого кспользования устройства ключ 11 постоянно разомкнут. B начале первого цикла блок 12 управления выдает команду на замыкание ключа 8 в течение интервала времени постоян- 55 ной длительности Т, > 7, . При этом входное напряженке Е„ (участок 13 кривой U <»< „ в тече»«ке данного интервала поступает на вход интегратора 1 и интегрируется (участок 14 60 кривой(1»,„). Выходной сигнал(1»,ц интегратора 1 изменяется во времени по закону, определяемому абсорбционными свойствамк интегрирующего конденсатора. 65
В момент времени t = Т< блоком 12 управления вырабатывается команда блоку 2 памяти на запоминание ныходного напряженкя(1» „«„ интегратора 1.
Напряжение на выходе блока 2 в данной части цикла соответствует участ= ку 15 кривой и по ее окончании с некоторой ошибкой представляет веля" ину ()2:b,Л = Е,„ <Ф йaab ;:) где «7 — поправка, учитынающая отключение коз ффкцие;-.—.;.-. переда к блока 2 от единичного з- à÷åíèÿ, сдвиг нулевого уровня блока 2 памяти, Далее блок » 2 управленкя замыкает ключ 10, и напряжение(1g ц (О) на выходе блока 2 памяти преобразуется в код преобразователем 3 с коэффициентом М3 передачи - = э(1 "(а). (;) после чего полученный код заносится в цифровой сумматор 4.
В момент времени(. T«I,соответствующий окончанию в интеграторе 1 ин-. тервала к «тегркронанкя входного напряжения;- блоком 12 управления
«эаэмыкаетс-, ключ 8, а преобразователем 6 с -ca=.««>éèöèåêòoì К6 передачи вырабатывается интервал для управ— 7 с +>I>«тельHocTb!o T
«» . I» . Во время данного интервала
:..сточник 5 огорного напряжения подключен к входу интегратора 1, и
--,орное напряжение F с полярностью,. противог.=ложной полярностк E<, подается через замкнутый ключ 7 во входную цепь интегратора 1. Изменение входного к выходного скгналон интегратора 1 в данной части цикла соответствуют участкам 16 и 17 криU» gq к (1»
По окончании интервала интегрирования опорного напряжения ключ 7 размыкается, а после завершения паузы с длительностью, равной ) „.- 7„, где ) „,>, =«>»д Т„, блоком 12 управления вновь выдается команда блоку 2 памяти на запоминание выходного напря. жения ()<э,;„ i i . 1»вменение выходного напряжения блока 2 в данной части цикла соответствует участку 18 криво>«(1> э, . B оставшейся части цикла блок 12 управ".ения замыкает ключ 9 на время « « . В результате на вход интегратора . подается выходное напряжение, 1,-„,,, ") блока 2 памяти (участок 19 кр««««о««(1< „,,, которое вызывает соответству«>««>«й отклик на его выходе (участок 20 кривой(»» „)
1< концу первого цикла ключ 9 размйкается, и на выходе интегратора 1 остается напряжение(1.,..(«„), где" »„ длительность цикла.
1075083
В начале второго цикла блок 12 управления включает .ключ 8 на время (а, через данный ключ входное напряжение К> поступает на вход интегратора 1 (участок 21 кривой ) )
» 9 » и интегрируется (участок 22 кривой()« „). Далее преобразователем б по команде блока 12 управления вырабатывается временной интервал с длительностью Т . В течение данного интервала замкнут ключ 7, опор-ное напряжение Е поступает на вход интегратора 1 (участок 23 кривой P»e< ) и интегрируется, вызывая соответствующий отклик на его выходе { участок 24 кривой(),,„). По окан- 5 чайии интервала интегрйрования опорного напряжения E ключ 7 размыкается, а после завершения паузы с длительностью, как и в первом цикле, равной"1 „, 3 блоком 12 управ- 20 ления выдается команда блоку 2 памяти на запоминание выходного напря". женияЦ (2.) . В результате данной операции на выходе блока 2 устанавливается напряжение0 Д2 (участок 25 25 кривой0 8„ ), котсрое в оставшейся части второго цикла в течение интервала длительностиТ,, подается через замкнутый ключ 9 на н;сод интегратора 1 (участок 26 кривой()»g< ) и интег-30 рируется, вызывая соответствующий отклик на его выходе (участок 27
KpHBOf U» 6 1Х):, В последуюших циклах полностью повторяются нсе операции нторого 33 ь цикла. Можно показать, что к концу и-го цикла выходное напряжение блока 2 памяти будет соответствовать
l к о "ь з
; (),н„,„Lng = (< »,> ),„(" 3 Д (Я где)(» „,g и — погрешности интегрирования, соответственно входного E и опорного E напряжений, обусловленные эффектом абсорбции диэлектрика интегрирующего конденсатора в интеграторе 1 и являющиеся Функциями интервалов Т и 7q, а также числа циклов и.
При увеличении п погрешности/»
», и и быстро сходятся к одной постоянной величине ), определяемой свойствами диэлектрика интегрирующего конденсатора и не зависящей от длительностей интервалов интегрирования . = е - . С 7 ф - 00 и -е со
В случае достаточного для сходимости и получ аем 60
"ЯвьпЫ= ("+ .) + " "). И
По окончании формирования напряженияЦ ц„ п) на выходе блока 2 памя- 65 ти блоком 1 2 управления замыкается ключ 10 и данное напряжение преобразуется н код преобразователем 3
)3
< = 3() e t J, ®
Результат преобразования заносится в цифровой сумматор 4 с несем
По окончании данной опера- 1 цик н с.умматоре 3 Формируется код
Номинальное значение k$ „K03Ôфициента передачи преобразователя 3 выбрано равным P (K E, поэтому реальный коэффициент передачи может быть записан
7Q (= — (»» ) ф - 1.
С учетом этого „=- @ И)-k, „(Ц (9)
Если предположить, что блок 2 памяти не имеет погрешностей „т. е .
В = 0 и М,=-К, то х г а к „(" %)! - м (» ц)= —, (<- ф, - с (1 ь }), ьЕ - к6 :, )
Нетрудно заметить, что как результирующая погрешность устройства, так и ее составляющая,. обусловленная абсорбцией диэлектрика в интеграторе 1, представляют собой величины второго порядка малости, причем последняя, благодаря организации с помощью преобразователя б интерационного процесса в интеграторе 1, является постоянной величиной, т.е. не вносит нелинейностей в результат преобразования напряжения.
В случае реального блока 2 памяти, обладающего отличным от нуля смещением 8 и погрешностью масштаба 1,. возникает дополнительная составляющая погрешности (< -g(g» . ян( x" ляющаяся также величиной второго порядка малости, однако ограничиваю= щей возможности устройства н целом нри повышении его точности.
Дальнейшее повышение точности устройства возможно устранением данной составляющей погрешности, обусловленной остаточным влиянием параметров блока 2 памяти на выходную величину Ч преобразователя 3. Это достигается с помощью введенного в устройство ключа 11, Специфика данного варианта схемного постороения заключается н том, 1075083 что формируемый в первом цикле код М не является результатом преооразования в код выходного напряжения блока 2 памяти, а образуется с помощью преобразователя 3 как результат непосредственного кодирования входного напряжения E» . Вследствие этого в данном варианте исключены запоминание блоком 2 памяти выходного сигнала интегратора 1 (участок 15 кривой0 е „) и последующее замыкание ключа 10 для подачи напряжения 02 „ на вход преобразователя 3 в первом цикле, а вместо указанных операций блоком 12 управления в начале цикла замыкается 15 ключ 11 на время, достаточное для преобразования в код преобразователя 3 входного напряжения E x . Реэультат данного преобразования записывается в сумматор 4 с обрат- 20 ным знаком с весом -"1", в дальнейшем код последнего и = K>E> используется, как и ранее, для формирования преобразователем 6 временного интервала длительности 25 т„, В последнем случае 8 = -K С, ч то для устройства с постоянно разомкнутым ключом 11 эквивалентно использованию в первом цикле идеального блока 2 памяти с = 0 и В О.
В связи с этим s рассматриваемом варианте устройства обеспечивается преобразование в соответствии с выражением (10), т.е. функционирование ключа 11 обеспечивает устранение дополнительной составляющей погрешности, обусловленной наличием неидеального блока 2 памяти.
Таким образом, в предложенном измерительном преобразователе напряжения благодаря примененной итерационной процедуре сравнения сигналов в аналоговой форме достигнуто значительное повышение линейности преобразования..Предложенная структура построения преобразователя позволя.ет устранить влияние абсорбции диэлектрика, интегрирующего конденсатора на линейность проходной характеристики и, кроме того, снизить погрешность or неидеальности частот ных свойств интегратора.
1075083
ВНИИПИ Эаказ 488/33, Тираж б10 Подписное
Филиал ППП "Патент", г.Ужгород,.ул. Проектная, 4
