Способ изготовления интегральных структур

 

1. Способ изготовления интегральных структур, включающий проведение в исходной пластине одного полупроводника локального травления на глубину, превышающую глубину "карманов", присоединение ее с использованием диэлектрика к пластине другого полупроводника, отличающийся тем, что, с целью увеличения степени интеграции компонентов схем и улучшения их электрофизических параметров путем снижения механических напряжений в структуре, в пластине другого полупроводника дополнительно производят локальное травление по технологии, соответствующей негативу технологии исходной пластине, в их присоединение осуществляют под давлением 2-10 кг/см2 до взаимного проникновения в пазы друг друга при температуре размягчения диэлектрика, величину коэффициента термического расширения которого выбирают в пределах между значениями термического расширения полупроводников, сошлифовывают одну из пластин до вскрытия "карманов".

2. Способ по п.1, отличающийся тем, что, с целью получения структур, содержащих участки арсенида галлия и кремния, локальное травление пластин арсенида галлия и кремния проводят на глубину 20 - 100 мкм, затем их покрывают стеклом и спекают под давлением 2 - 10 кг/см2 при 800-900oC, а вскрытие "карманов" осуществляют сошлифовыванием арсенида галлия.



 

Похожие патенты:

Изобретение относится к микроэлектронике, а именно к производству полупроводниковых интегральных схем (ИС)

Изобретение относится к технологии изготовления механоэлектрических преобразователей, в частности, к технологии изготовления интегральных механоэлектрических преобразователей

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем, особенно при необходимости минимизации количества операций литографии

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к конструированию прецизионных интегральных поликремниевых резисторов и может быть использовано в аналоговых и аналого-цифровых интегральных схемах (ИС)

Изобретение относится к микроэлектронике, более конкретно к способам изготовления КМОП интегральных схем (ИС) базовых матричных кристаллов (БМК) с самосовмещенным поликремниевым затвором и поликремниевой или полицидной разводкой первого уровня и может быть использовано как в цифровых, так и в аналоговых и аналого-цифровых интегральных схемах с низкой себестоимостью изготовления

Изобретение относится к способу изготовления этого прибора, а именно к технологии изготовления вертикальных NPN и PNP биполярных транзисторов и комплементарных полевых транзисторов на общей подложке

Изобретение относится к способу изготовления этих приборов, а именно к технологии изготовления полевых транзисторов и вертикальных NPN биполярных транзисторов на общей подложке

Изобретение относится к полупроводниковому запоминающему устройству с выполненной в виде колонны ячейкой стираемой программируемой постоянной памяти с плавающим затвором и управляющим затвором и к способу для его изготовления
Наверх