Адаптивный амплитудный анализатор

 

АДАПТИВНЬТЙ АМПЛКТУДНЬТЙ АНАЛИЗАТОР, содержащий блок вычитания , первый информационный вход которого является входом анализатора , а тактовый вход блока вычитания объединен с входом сброса регистра сдвига и соединен с первым выходом блока синхронизации, второй выход которого подключен к информационному входу счетчика, разрядные выходы которого соединены соответственно с разрядными входами дешифратора, разрядные выходы которого подключены к первой группе разрядных входов первого коммутатора, вторая группа разрядных входов которого соединена соответственно с выходами блока задания весовых коэффициентов, разрядные выходы регистра сдвига подключены соответственно к разрядным входам второго коммутатора, разрядные выходы которого соединены соответственно с первой группой входов блока счетчиков, отличающий ся тем, что, с целью повышения точности в условиях априорной неопределен-. ности свойств сигнала, он содержит дискриминатор знака, третий коммутатор, ключ, элемент задержки , схему сравнения, элементы И, вычислитель максимума, формирователь модуля и усреднитель, вход которого подключен к входу анализатора , а выход является первым выходом анализатора и подключен к второму информационному входу блока вычитания, выход которого соединен с входом дискриминатора знака и входом формирователя модуля , выход которого подключен к первому входу схемы сравнения и информационному входу вычислителя максимума, тактовый вход которого i соединен с третьим выходом блока синхрЬнизации, а выход - подключен к входу блока задания весовых коэффициентов , второй вход схемы сравнения соединен с выходом первого коммутатора, а выход подключен к входу сброса счетчика и к информационным входам ключа и первого и второго элементов И, управлякйше входы которых соединены соответ-. ственно с первым и вторым знаковыми выходами дискриминатора знака, vj а выходы элементов И подключены X 4 00 СП соответственно к информационным входам второго и третьего коммутаторов , разрядные входы третьего коммутатора подключены к разрядным выходам регистра сдвига, а разрядные выходы третьего коммутатора соединены с второй группой входов блока счетчиков соответственно, выход блока счетчиков является вторым выходом анализатора, тактовий вход ключа соединен с вторым выходом блока синхронизации, первый выход которого подключен через элемент задержки к информационному входу регистра сдвига, сдвиговый вход которого соединен с выходом ключа.

(19) (П) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(51) б 06 )- 1 5/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3495596/18-24 (22) 28.09.82 (46) 07.03.84. Бюл. Р 9 (72) В.А.Прянишников, B.È.ßêèìåíêo и (0.К.Сидоренко (71). Ленинградский ордена Ленина электротехнический институт им.В.И.Ульянова (Ленина) (53) 681.3(088.8) (56) 1.Авторское свидетельство СССР

9 903908, кл. Cj 06 Ч 7/52, 1980.

2. Авторское свидетельство СССР, )1 877564, кл. 5 06 Р 15/36, 1980.

3. Зеленков А.A. Статистические информационные системы. Киев.

"Наукова думка, 1979, с. 19 (прототип) . (54)(57) АДАПТИВНЫЙ АМПЛИТУДНь Я

АНАЛИЗАТОР, содержащий блок вычитания, первый информационный вход которого является входом анализатора, а тактовый вход блока вычитания объединен с входом сброса регистра сдвига и соединен с первым ныходом блока синхронизации, второй выход которого подключен к информационному входу счетчика, разрядные выходы которого соединены соответственíî с разрядными входами дешифратора, разрядные выходы которого подключены к первой группе разрядных входов первого коммутатора, вторая группа разрядных входов которого соединена соответственно с выходами блока задания весоных коэффициентов, разрядные выходы регистра сдвига подключены соотнетстненно к разрядным входам второго коммутатора, разрядные выходы которого соединены соотнетственно с первой группой входов блока счетчиков, отличающийся тем, что, с целью повышения точности в условиях априорной неопределен-. ности свойств сигнала, он содержит дискриминатор знака, третий коммутатор, ключ„ элемент задержки, схему сравнения, элементы И, вычислитель максимума, формирова тель модуля и усреднитель, вход которого подключен к входу анализатора, а выход является первым выходом анализатора и подключен к второму информационному входу блока вычитания, выход которого соединен с входом дискриминатора знака и входом формирователя модуля, выход которого подключен к первому входу схемы сравнения и информационному входу вычислителя максчмума, тактовый вход которого соединен с третьим выходом блока синхронизации, а выход — подключен к входу блока задания весовых коэффициентов, второй вход схемы сравнения соединен с выходом первого коммутатора, а выход подключен к входу сброса счетчика и к информационным входам ключа и первого и второго элементов И, управляк(лие входы которых соединены соответ-. ственно с первым и вторым знаковы- ми выходами дискриминатора знака, а выходы элементов И подключенй соответственно к информационным входам второго и третьего коммутаторов, разрядные входы третьего коммутатора подключены к разрядным выходам регистра сдвига, а разрядные выходы третьего коммутатора соединены с второй группой входов блока счетчиков соответственно, выход блока счетчиков является вторым ныходом анализатора, тактовнй вход ключа соединен с вторым выходом блока синхронизации, первый выход которого подключен через элемент задержки к информационному входу регистра сдвига, сдвиговкй вход которого соединен с выходом ключа.

1078435

Изобретение относится к специали. зированным средствам автоматики и вычислительной техники, предназна.— ченным для определения характеристик случайных процессов в условиях недостатка априорной информации, например в океанологии, метеорологии и радиофизике.

Известен адаптивный амплитудный анализатор, содержащий аналого-цифровой преобразователь, запоминающее 10 устройство и сумматор, соединенные последовательно, выход сумматора соединен с информационным входомзапоминающего устройства, усреднитель, блок вычитания, регистр чис- 15 ла, блок сравнения, регулируемый делитель частоты и блок синхронизации (1) .

Недостаток устройстна — необходимость априорного знания свойств gp сигнгт:а для рационального задания порога сравнения, определяющего точность вычислений и скорость сходимости алгоритма.

Известен адаптивный анализатор, содержащий счетчик выборок, блок фиксации момента окончания выборки, два блока памяти, блок запоминания минимального кода, источник единичного напряжения, сумматор, коммутатор, регистр переноса сдвига, выход которого соединен с адресными входами блоков памяти f?J .

Недостатками анализатора являются невысокое быстродействие и большой объем памяти.

Наиболее близким по технической сущности к предлагаемому является время-импульсный амплитудный анализатор, содержащий устройство вьтчитания (пороговое устройство), блок синхронизации, подключенный к тактовому входу регистра сдвига, выходы которого через первый коммутатор (схемы совпадения) соединены с входами второго коммутатора, выходы которого соединены с входами блока счет-икон. при этом управляющие входь. нтop0Fî коммутатора соединены с вь::одами дешифратора, вход которого подключен к ныходу счетчика (3$ . 5()

Недостатками анализатора-прототипа являются необходимость итеративной установки уровня порогового напряжения, заданаемого человекомоператором в эксперименте, одно55 кратное задание ширины дифференциальных коридоров, необходимость рационального выбора (вручную) режимов работы н зависимости от свойств входного сигнала, так как 60 при различных размахах (диапаэрне амплитуд) в анализаторе обеспечивается p çëè÷íàÿ точность аппроксимац! и гистограммы различная величина среднего значения сигнала g5 приводит к смещению гистограммы относительно середины диапазона (шкалы) анализа. В совокупности это приводит к необходимости значительного увеличения объема памяти (количества счетчиков), к увеличению длительности экспериментов для установки оптимальных параметров анализа или к пропорциональному уменьшению точности анализа амплитудн|a: свойств сигнала.

Цель изобретения — повышение точности анализа н условиях априорной неопределенности свойств сигнала.

Поставленная цель достигается тем, что в адаптивный амплитудный анализатор, содержащий блок вычи-.àния, первый информационный вход которого является входом анализатора, а тактовый вход блока вычитания объединен с входом сброса регистра сдвига и соединен с первым выходом блока синхронизации, второй выход которого подключен к информационному входу счетчика, разрядные выходы которого соединены соответственно с разрядными входами дешифратора, разрядные выходы которого подключены к первой группе разрядных входов первого коммутатора, вторая группа разрядных входов которого соединена соответственно с выходами блока задания весовых коэффициентов, разрядные выходы регистра сдвига подключены соответственно к разрядным входам второго коммута тора, разрядные выходы которого со единены соответственно с первой группой входов блока счетчиков, ннедены дискриминатор знака, третий коммутатор, ключ, элемент задержки, схема сравнения, элементы И, вычислитель максимума, формирователь модуля и усреднитель, вход которого подключен к входу анализатора, а выход является первым ннходом анализатора и подключен к второму информационному входу блока вычитания, выход которого соединен с входом дискриминатора знака и входом формирователя модуля, выход которого подключен к первому входу схемы сравнения и информационному входу вычислителя максимума, тактовый вход которого соединен с третьим выходом блока синхронизации, а вь1— ход подключен к входу блока задания весовых коэффициентов„ второй вход схемы сравнения соединен с выходом первого коммутатора, а выход подключен. к входу сброса счетчика и к информационным входам ключа и первого и второго элементов И, управляющие входы которых соединены соответственно с первым и вторым знаковыми выходами дискри)078435 минатора знака, а ныхогы элементов К подключены соответственно к информационны< входя . г талого и третьего коммутаторов,, разрядныp. входы третьего ко<. <утатора подклю-чены к разрядным выходам регистра сдвига, а разрядные ньв:оды третьего коммутатора соединены с второй группой входов блока счетчиков co-. ответственно, выход блока счетчи-. ков является вторим выходом анализатора, тактовый вход ключа соединен с вторыи выходом блока синхронизации, первый выход которого подключен через элемент задержки к HHAopMBUHонному входу регистра сдвига, сдвиговый вход которого соединен с выходом ключа.

На фиг.l представлена структурная схема анализатора; на фиг.2аиллюстрации обработки сигнала; на 20 фиг.2б — сравнение абсолютного значения каждого отсчета сигнала со шкалой измегений (нормированной по максимальному значению отсчетов) на фиг. 2в — типы плотности распре- 25 делений без нормиронания по шкале аргумента.

Адаптивный амплитудный анализатор содержит усреднитель 1, последовательно соединенные блок 2 вы- 30 читания,формирователь 3 модуля, вычислитель 4 максимума, блок задания весовых коэффициентов, состоящий из ряда весовых резисторов 5, 5g,...,5y, Последовательно соеди- 35 нены счетчик 6, дешифратор 7, первый коммутатор 8. Вьход схемы 9 сравнения подключен к управляющим входам счетчика 6, ключа 10 и первым входам элементов И ll и 12

40 вторые входы которых соединены с выходами дискриминатора 13 знака.

Первый и второй выходы блока 14 синхронизации подключены к тактовому входу счетчика 6, через ключ

10 к тактовому нходу регистра 15 сдвига, а через элемент задержки

16 — к информационному входу регистра 15 сдвига, выходы которого через коммутаторы 17 и 18 соедине— ны с соотнетствукшими входами 50 блока 19 счетчиков .

Адаптивный амплитудный анализатор осуществляет вычисление плотности распределений амплитуд на два этапа: этап обучения и этап 55 оценинания функции 9I(x).

В исходном состоянии блоки анализатора установлены в нулевое состояние, на втором в моде блока

14 синхронизации установлена часто- 60 та дискретизации исследуемого сигнала.

На этапе обучения исследуемый сигнал подается на входы усреднителя 1 и блока 2 вычитания. Вьтчисляемая в усреднителе 1 текущая оценка среднего значения И(х) поступает на нторой вход блока 2 вычитания, на выходе которого при этом образуется центрированный случайный процесс

x (< г,(=х(< ь1) - >(), где < — моменты отсчета сигнала погак товым импульсам от блока 14 синхронизации (фиг.2 а).

Центрированный двуполярный сигнал

О, х„ поступает на вход формирователя

3 модуля в котором формируется або солютное значение этих отсчетов /х;/<

При считывании каждого < — го отсчета на вход вычислителя 4 максимума н нем осуществляется сравнение амплио туды отсчета / х< I с максимальным о значением отсчета / х; „/ из ранее поступившей последовательности отсчетов и большее из этих значений запоминается для последующего сравнения.

Так, в вычислителе 4 максимума производится отбор и фиксация максимального из модулей отсчетов сигнала, который является характеристикой размаха вычисляемой функции Д (х).

Следовательно, значение fxД„„задает шкалу измерений (фиг. 2) и нею о личину шага 5м (,х;) р,, „) k где К количество дифференниальных коридоров (ординат функции) . Так как определение максимального из значений модулей отсчетов не требует высокой достоверности, то этап обучения производится на небольшом интервале Т (0,2 — 0,3) Тц, где„

Тц — интервал вычисления оценки Wg т.е. длительность этапа оценивания.

Этап оценивания осуществляется при начальном условии, сформированном на этапе обучения. Рз первоначальных текущих данных получают информацию об ожидаемом амплитудном диапазоне функции.

При этом шаг аргумента Ьх задается с помощью ряда весовых резисторов 5(, 5,,..., 5„, подключенных к выходу вычислителя 4 максимума, а на упранлякюций вход его в этом режиме подается запрещающий потенциал, т.е. запрещающий прохождение отсчетов х„ в блок 4.

Аналогично этапу обучения< процедура ныполняется по тактовым импульсам от блока 14 синхронизации. Полученные на выходе блока 2

О вычитания отсчеты х (< ht) подаются при этом на входы формирователя 3 модуля и дискриминатора 13 знака, в котором определяетоя знак отсчета ((л x;) в соответствии с которым дискриминатор 13 знака формирует потенциал для открывания элемента

10784 35

ЗО

И 11 или 12 (например, приБ и=+1 открыт элемент И 12, а при дп=-1 открыт элемент И 11) .

Одновременно с этим в формирователе 3 модуля формируется модуль отсчета (x „ ), который подается на один вход схемы 9 сравнения.

На второй вход схемы 9 сравнения подается считанная с соответствующих резисторов 5> через коммутатор 8 последовательность пороговых уровней Ощ, В момент выполнения,соотношения /x„J < Ощ в схеме 9 сравнения формируется единичный импульс

{фиг. 2б), который через соответствующий элемент И 11 или 12 поступает на вход коммутатора 17 или 18.

Одновременно с этими преобразованиями от блока 14 синхронизации поступает последовательность тактовых импульсов как на счетчик 6 2О (для опроса через дешифратор 7 и коммутатор 8 последовательно весовых резисторов 5(,5,...,5к), так и через ключ 10 на тактовый. вход регистра 15 сдвига, каждый такто- 25 вый импульс сдвигает единичный импульс 1 (записанный в момент взятия отсчета сигнала в первую ячейку регистра 15 сдвига) в следующий разряд регистра 15. Поэтому при считывании погогового напряжения 0,„, U „,, „„регистр 15 одновременно открывает соответствующий дз, и +1),... вход коммутатора 17 (или 18) . Следовательно, в момент срабатывания схемы 9 сравнения этот импульс поступает через открытый вход коммутатора 17 (или 18) в соответствующий счетчик tn (в +1),... блока 19 счетчиков. Этот же импульс подается на управляющий вход ключа

10, закрывая его, и на управлякщий вход (вход "Сброс ) счетчика б, устанавливая его в нулевое состояние.

При подаче с второго. выхода блока 14 синхронизации следукщего управлякщего (j+1) -ro импульса он

rоступает на управлякщий вход блока ? вычитания, формируя отсчет сигнала Х ((л a<) а1) на управляющий вход "Установка нуля (сброс) 50 регистра 15 сдвига, и через элемент задержки 16 на информационный вход (установка "1 ) этого же регистра

15 сдвига, благодаря чему в блоках анализатора начинается следующий цикл обработки сигнала. Последующие преобразования, т.е. формирование

0 модуля (,,1/ сравнение его поочередно с пороговыми напряжениями (фиг. 2а, б), определение знака д, (х„«) и запись единичного импуль са с выхода схемы 9 сравнения в соответствукщий счетчик блока 19 счетчиков производится аналогично в каждом цикле, в результате чего в счетчиках нак аплив ает ся оценка плотности распределения амплитуд (фиг.2в).

Таким образом, благодаря такой последовательности микроопераций обеспечивается новая по сравнению с прототипом вычислительная процедура с заданием шкалы анализа с шагом аргумента, пропорциональным максимальному значению сигнала, что позволяет без увеличения погрешности вычислять. плотности распре делений в широком диапазоне изменения амплитуд, а отсутствие операций записи и считывания данных, характерных для цифровых аналиэато". ров, позволяет упростить структуру анализатора и увеличить его быстродействие, а уменьшение требования к блокам обеспечивается введением режима центрирования и распределения выборок в счетчики в зависимости от их знака.

Применение предлагаемого анализатора для оперативной обработки случайных сигналов в условиях априорной неопределенности их амплитудных свойств актуально в научных и технических экспериментах, например, при дистанционном зондировании морской поверхности по комплексной программе Освоение Иирового океана, при технической диагностике различных объектов, а также при медицинских исследованиях, требукщих простого обслуживания аппаратуры при небольших затратах подготовительного времени на пробные эксперименты и минимальном участии человекаоператора.

1078435 а

xjt) м„

IXclmax

Фиг.!

Ссставитель Э. Сечина

Техред Л.11и кеш . Корректор О. Билак

Редактор !1.Янович

9б 5/4 3 Тираж 699 Подписное

ВША! .ПИ Гос уда рстьен ного комитета CCCF по делам иэобретений и открытий

113035, москва, T.-35, Раупская наб., д. 4/5

Заказ филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Ix; I м„

Фиг. я