Аналого-цифровой преобразователь

 

АНАЛОГО-ЦИФРСЖОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий генератор, выход которого подключен к первому входу распределителя, первый и второй выходы которого Через блок управления соединены с входами Первого и второго, регистров ци №ю-аналоговых преобразователей соответственно, выходы которых через первый и второй цифроаналоговйе пресзбразователи подключены соответственно к первым входам первого и второго компараторов, выходы которых с третьим и четвертым входами блока упргшления, источник входного сигнала, выход которого подключен к второму входу первого компаратора, отличающийся тем, что, с целью сокращения среднего времени преобразования, в негр введены инвертор, сумматор по модулю два, аналоговый сумматор, формирователь кода и блок уставки, т:1ход которого подключен к первому входу аналогового сумматора, второй вход которого через инвертор соединен с выходом источника входного сигнала, a выход подключен к второму входу второго ком паратора, заход, которого соединен с (Л первьм входом сумматора по модулю два, второй вход которого подключен к выходу первого компаратора, a ШХод соединен с вторым входом распределителя и первым входом фо Ашррвателя g кодов второй вход KOTOpoio соединен с ккодом первого регистра цифрюаналогового преобразователя. 00 а о эо

СОЮЗ GOBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае 01) М59 Н 03 K 13 02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕННАЯ /

k aBTOPCkOMY ВВИВВТВВВТВТ .. 2!. (21) 3442719/18-21 (22) 24. 05. 82 (46) 07.03,84. Бюл. 9 9 (72) М.ЕВБородянсиий, В,П.ГонцаРев

В.С.Ийрвода, А,Н.Ãîëîâ÷åíêo и В . П . Чередниченко (53) 681.325 (088.8) (56) 1, Гитис Э.И, Преобразователи информации для электронных цифровых вычислительных устройств.

М., Энергия, 1975 с. 298.

2. Авторское свидетельство СССР

9 204693, кл. Н 03 К 13/17, 1966.

3. Авторское свидетельство СССР

В 517997 кл, Н 03 K 13/17 1973, (5 4) (57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содеркащнй генератор, выход которого подключен к первому входу распределителя, первый и второй выходы которого через блок управления соединены с входами первого и второго регистров цифро-аналоговых преобразователей соответственно, выходы которых через первый и второй цифроаналоговые преобразователи подключены соответственно к первым входам первого и второго компараторов„выходы которых соединены с третьим и четвертым входами блока управления, источник входного сигнала, выход которого подключен к второму входу первого компаратора, отличающийся тем, что, с целью сокращения среднего времени преобразования, з него введены инвертор, сумматор по модулю два, аналоговый сумматор, формирователь кода и блок уставки, вЫход которого подключен к йерзому входу аналогового сумматора, второй вход которого через инвертор соединен с выходом источника входного сигнала, а выход подключен к второму входу второго ком- Я паратора, выход которого соединен с первым входом сумматора по модулю два, второй вход которого подкхпочен к выходу первого компаратора, а выход соединен с вторым входом распределителя и nepsHM входом формирователя Я кодов„второй вход которого соединен с выходом первого регистра цифроаналогового преобразователя.

1078608 ный алгоритм уравновешивания неустойчив к помехам и сбоям, а также имеет большое время преобразования.

Цель изобретения, — сокращение среднего времени преобразования массива входной аналоговой информации.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий генератор, выход которого подключен к первому входу распределителя, первый и второй выходы которого через блок управления соединены с входами первого и второго регистров цифроаналоговых преобразователей соответственно, выходы Ко торых через первый и второй цифроаналоговые преобразователи подключены соответственно к первым входам первого и второгo кампараторов, выходы которых соединены с третьим и четвертым входами блока управления, источник входного сигнала, выход которого подключен к второму входу первого компаратора, введены инвертор, сумматор по модулю два, аналоговый сумматор, формирователь када и блок уставки, выход KoToporo подключен к первому входу аналогового сумматора, второй вход которого через инвертор соединен с выходом источника входного сигнала, а выход подключен к втому входу второго компаратора, выход которого соединен с первым входом сумматора по модулю два, второй вход которого подключен к выходу первого компаратара, а выход соединен с вторым входом распределителя и первым входом формирователя кодов, второй вход которого соединен с выходом первого регистра цифроаналогового преобразователя.

На чертеже представлена функциональная схема адаптивного АЦП, в состав которого входят источник 1 входного сигнала, кампараторы 2 и 6, инвертар 3, аналоговый сумматор 4, блок 5 уставки, ЦАПы 7 и 14 обратной связи, сумматор 8 па модулю два, блок 9 управления, распределитель 10, генератор 11, регистры 12 и 13 ЦАП, формирователь 15 кода, Выход источника 1 выходного сигнала подключен к первому входу компаратора 2 и через инвертор 3 к первому входу аналогового сумматора 4.

Второй вход этого сумматора соединен с выходом блока 5 уставки, а выход с первым входом компаратора 6. К второму входу последнего подключен выход ЦАП 7, Выход компаратора 6 соединен с первым входом сумматора по модулю два 8 и с первым входом блока 9 управления регистрами IIAII, к второму входу которого подключен распределитель 10, первый вход которого соединен с выходом генератора ll. Первый и второй выходы бло45

Наиболее близким к предлагаемому является двухканальный аналого-цифровой преобразователь, содержащий генератор, выход которого подключен к первому входу распределителя, первый и второй выходы которого через блок управления соединены с входами первого и второго регистров цифроаналоговых преобразователей соответственно, выходы которых через первый и второй цифроаналоговые преобразователи подключены соответственно к первым входам первого и второго кампараторав, выходы которых соединены с третьим и четвертым входами блока управления,60 источник входного сигнала, выход которого подключен к второму вхо у первого компаратора (3) °

Недостатками устройства являются то, что используемый в нем асинхран- 65

Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано в системах автоматического контроля и управления технологическими процессами. 5

Известен аналого-цифровой преобразователь поразрядного кодирования, содержащий генератор, распределитель, блок логических схем, perистр, цифроаналоговый преобразователь (ЦАП) об- 10 ратной связи и компаратор, к первому входу которого подключена шина входного сигнала, к второму входу— выход ЦАП обратной связи. Выход компаратора соединен с первым входом 15 блока логических схем, к второму входу которого подключен выход распределителя. Выход блока логических схем через регистр соединен с ЦАП обратной связи. Выход генератора подключен к входу распределителя (1) .

Недостатком этого ЦАП является постоянство времени выдачи результатов преобразования независимо от момента установления цифрового эквивалента измеряемой величины.

Известен АЦП последовательного счета с обратной связью, содержащий две схемы сравнения, два преобразователя кода в напряжение, триггер, генератор импульсов, вентиль, счетчик сборки и схемы считывания кодов.

В этом AIIII измеряемое напряжение сравнивается с двумя компенсирующими сигналами, приближающимися к нему: один от верхнего предела измеаения, а дру-З5 гай — от нижнего предела. Это позволяет сократить среднее время преобразования P) .

Недостатком устройства является то, что несмотря на высокие требава- 40 ния к идентичности каналов трактов схема сравнения ЦАП, время преобразования остается большим, так как реализуется медленнодействующий алгоритм.

1078608

)1,åñëè U»+Up ° 0, если U» U(, =(1, ecaH U» > U 0, если U» a U

Т а б л и ц а 1

0 1

1 1

0 0

0 0

Ц» =25 5

Ц -Ц,= 7,5

U„=24,5

1 1

0 0

К б

К 2

1 1

К 6

0 1

K 2. Ц,- Ц» =- 8(5 ка 9 через регистры 12 и 13 подключены к ЦАП 7 и 14 соответственно.

Выход регистра 13 соединен с первым входом формирователя 15 кода, к .второму входу которого подключен второй вход распределителя 10 и выход сумматора 8 по модулю дна, к второму входу которого подключен выход компаратора 2 третьего входа блока 9 управления.

Работа АЦП осуществляется в сле- 10 дующей последовательности.

Сигнал 0» от источника 1 сигнала поступает на первый вход компарато-. ра 2 и через иннертор 3 на первый вход сумматора 4, на второй вход ко- )5 торого с блока 5 поступает сигнал

О, равный величине предела преобразования АЦП. С выхода сумматора 4 сигнал Од, -u» поступает на первый вход компаратора б. Формирование цифровых эквивалентов величин О» и

0 -U», поступающих на входы компараторов 2 и б, осуществляется по известному алгоритму последовательного приближения (поразрядного кодирования). Суть его состоит и том, что входные сигналы последовательно сравниваются с компенсирукшей суммой, формируемой из 1/2, 1/4, 1/8..., величины возможного максимального значения. Распределитель 10 с помощью генератора 11 через блок 9 управления осуществляет поочередное введение разрядов каждого регистра ЦАП 12 и 13, которые подключают соответствующие веса ЦАП 7 и 14, настроенные по З5 ранее укаэанному закону. Компараторы 2 и б для нарастающего и убывающего нходного сигнала U» настроены таким образом, что выполняются условия 40

uê=.Õ ;U;, 45

1= 1

Цю и

1 2

В рассматриваемом случае каждый компаратор имеет зону гистерезиса, равную величине кванта . В процессе формирования цифрового эквивалента

U» с выходов компараторов будут поступать взаимно противоположные сигналы. В результате в регистрах 13 и 12 формируются прямые и обратные коды.

Для случая.И =5, U =33 кванта, 0»=25,5 кванта данные представлены и табл. 1, Отличительной особенностью работы предлагаемого устройства является то, что момент уранновешинания (компенсации) входной величины О» с точностью до одного кванта может наступить на одном из тактов в процессе преобразования. Признаком этого является совпадение информации на выходах компараторов.

Для случая п=5, 0,„=33 кванта, 1)» =24, 5 кванта, данные представлены в табл ° 1.

Как видно из примера, на втором такте наступает уравнонешинание входной величины и процесс преобразования можно прекратить, Появление двух единиц на выходах компараторов 2 и 6 является признаком окончания кодирования. На выходах сумматора 8 появится сигнал, по которому с формирователя 15 кодов осуществляется списывание информации и запуск распределителя 10 для обработки ионой информации.

В табл. 2 представлена зависимость количества комбинаций К, равномерно распределенных П -разрядных к одев н проце нт ах, в к оторых воз.можно сократить время преобразования.

Технико-экономический эффект заключается н том, что в предлагаемом устройстне можно обеспечить также исправление ошибок, вызванных отка зом одного иэ компараторов цепей управления ЦАП. В этом случае при появлении двух единиц на выходах компараторов в дальнейших тактах должно соблюдаться условие инверсии их выходных сигналов. Несоблюдение этого условия является признаком сбоя и съем информации должен осуществляться с канала, выполняющего правильное кодиронание.

1078608

Таблица 2

16

64

12

256

6 6

l0

1024

ВНИИПИ За

Тараа 862

М

Филиал ППП "Патент г.Уагород,ул.Проектная,4