Адаптивный цифровой фильтр

 

АДАПТИЗНЬЙ'ЦИФРОВОЙ ФИЛЬТР, . содержащий 3 (Nil)/242 умножителя, два сумматора, N+1 регистр, блок синхронизации, причем информационный выход i-ro (i=l. И) регистра подключен к информационного входу (i+1) регистра и первому входу i-ro умножителя, выход которого соединен с i-м входом первого сумматора, информационный выход (N+1) «регистра подключен к первому входу (Нч|) умножителя, выход которого соединен с (N*l) входом первого сумматора, первый -вход tN+^Я) умножителя является входом задания laara оптимизш;йи фильтра, _ выход i-ro (i=N-»-3, 3 (N+1)/2+2) умножителя подключен к i-ому входу второго сумматора, информационный вход 'первого регистра .является информационным входом Лильтра^ выходы первой группы блока синхронизации соответстаенно соединены с тактовыми входами Н+1 регистров, о т -л и ч а ю щ и 11 с я тем, что, с целью увеличения точности фильтрации и повютения быстродействия, в него введены Н-г^ножителей, 2*J+7 регистров, N накаплившрщих сумматоров, 2Н+1 мультиплексоров, вычитатель и делитель, причем информационный выход i-ro (i=l, N ) регистра объединен с информационным входом (i+N+I) регистра, информационньй выход которого подключен к первому входу i-ro .мультиплексора, выход которого соединен со вторьгм входом i-ro умножителя, выход которого подключен к первому входу i-ro накапливающего сумматора, выход которого соединен с первым входом (i+3 (N+1)/2+2j умножителя, выход которогс соединен со вторым входом i-ro накапливающего сумматора, информационный вход (N-M) регистра о.бъеДинен с информационным входом (215+2.) регистра, информационный выход которого соединен со вторым входом (N+1T умножителя, инфориационный выход i-ro (i=;2k-l, k=l, (N-H)/2) регистра соединен с пepвы^f входом (k+?0 мультиплексора, выход которого подключен к первому Входу (k-(>&N*2) умножителя, второй вход которого. подключен к выходу (k-*-

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(51) И 03 И 21/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (15. 03.84. Бюл. II- 10 (21) 3510528/18-24 (22) 10.11.82 (72) Т.Г. Белявская, И.П. Левчук, А.Д. Сотников и Е..3. Стригина (71) Ленинградский электротехнический институт связи им. npoh. T1.А. БончБруевича (53) 681.32(088.3) (5б) I.Feed b ick Egualization for Farting Dispersive Channels. Р. Nonson.

IEEE. Transmissin and information

Theory. 1971, II 1. . 2. Adaptive Digital Filters for

Egualization of. Teleptone Channebs (Proakis Х.G.IEFE Transmission on

Audio and Elektroaconstics, 1970, 1I 2 (прототип). (54) (57) АДАПТИВНЬЙ 11ИФРОВ011 ФИЛЬТР, содержащий 3 (И:г1)/212 умножителя, два сумматора, N+1 регистр, блок синхронизации, причем информационный выход i-ro (i=i, IT) регистра подключен к информационноиу входу (it1) регистра и первому входу i-ro умножителя, выход которого соединен с i-м входом первого сумматора, HHAopMaIJионный выход (N+I) регистра подключен к первому входу (Ntl) умножителя, выход которого соединен с (ЛФ1) входом первого сумматора, первыи - вход

",11 г.2) умножителя является входом задания нага оптимизации фильтра, выход i-го (i=И+3, 3(N+1)/2+2) умножителя подключен к (-ому входу второго сумматора, инфориационный вход первого регистра является информационным входом фильтра, выходы первой группы блока синхронизации . соответственно соединены с тактовыми входами N+I регистров, о т— ли чающий ся тем,что, с целью увеличения точности фильтрации и повгпчения быстродействия, в него введеньI N-множителей, "И+7 регистров, N накапливающих суглматоров, 2N+1 мультиплексоров, вычитатель и делитель, причем информационный выход i-ro i=1, N ) регистра объединен с информационным входом (i+N+I ) регистра, информационньпЪ выход которого подключен к первому входу i-ro .мультиплексора, выход которого соединен со вторым входом

i-ro умножителя, выход котороro подключен к первому входу i-ro накапливагсщего сумматора, выход которого соединен с первым входом (i+3 (N+1)/2+2) умножителя, выход которогс соединен со вторым входом i-го накапливающего сумматора, ин<Ъормационный вход (11+1) регистра объединен с информационньгм входом (211+2) регистра, информационный выход которого соединен со вторым входом,N+1 ) умножителя, ши1ормациошгый выход i-го (i=2k-1, 1С= I, (И+1) /2) регистра соединен с первым входом (1е+М) мультиплексора, выход которого подключен к первому входу (ktN+2) умножителя, второй вход которого. подключен к выходу (kt(3N+I)/2) мультиплексора, первый вход которого подключен к информационному выходу (1:Ф2(Н.е1)) регистра, информационный вход которого соединен с выходом i-ro накапливающего сумматора, (; (, )Лi (;.

= I > (N+ I ) /2-1) мультиплексора подключен к информационному выходу (2it 2(N+I ) регистра, -информационный вход котоpore подключен к выходу 2i-го накап-.

10802 ливающего сумматора, второй вход (2М+1) мультиплексора соединен с входами второй группы блока синхронизации, выход первого сумматора соединен с информационным входом (ЗИ+3) регистра, информационный вход которого подключен к первому входу первого делителя, выход которого соединен с информационным входом (ÇN + 4) регистра, информационный выход которого соединен со вторым входом (И12) умножителя, выход которого подключен к информационному входу (3N45) регистра, информационный выход которого соединен со вторым входом i-ro (i=1, N) мультиплексора, выход вычитателя соедийен с информационным входом (311+6) регистра, информационный выход которого соединен со вторым входом (i+3(If+1)/2+2) (i=1, N) ум(г ножителя, первый вход (N+2) умножит ел я о уединен с первым входом вычитателя, второй вход которого является входом задания единицы фильтра, выход второго сумматора соединен с информационным входом (ÇN+7) ре гистра, информационный выход которого подключен к((11+1)/2

Изобретение относится к передаче дискретной информации и предстаВляет собой специализированное вычислительное устройство, предназначенное, для использования в системах с частотной телеграфией (ЧТ) или однократной фазовой телеграфией (ОФТ). Наиболее целесообразной областью применения являются системы связи, в которых параметры каналов меняются во времени.

Известен адаптивный цифровой фильтр, процедура формирования коэффициентов в котором производится в зависимости от критерия достижения минимума среднеквадратичной ошибки. Этот критерий часто используется на практике из-эа математического удобства и сравнительно простой схемной реализации (1) .

Данный адаптивный фильтр состоит из каскадно включенных адаптивного линейного трансверсального фильтра и нелинейного рекурсивного фильтра, содержащего линию задержки для регенерированных сигналов данных, регуляторов усиления цепи обратной связи и устройств адаптивного управления к ним.!

О

Этот фильтр может дать приемлемые результаты только при высокой помехозащищенности принимаемого сигнала.

Наиболее близким по технической сущности к изобретению является адаптивный нерекурсивный фильтр, содержащий N регистров, где N — порядок фильтра, (N+1) умножителей, выходы которых соединены со входами многовходового сумматора, выход которого является выходом фильтра и устройства формирования коэффициентов (УФ1<), содержащее (N+2) умножителей и (N+I) сумматор, причем на первые входы (N+1) умножителя подается .входной сигнал, а на вторые входы этих умножителей подается сигнал с выхода (.I+2) умножителя УФК, на первый вход которого подается сигнал ошибки, сформированный с помощью вычитающей схемы и генератора опорного напряжения, формирующего эталонный сигнал, а на второй вход этого умножителя поступает сигнал, управляющий шагом оптимизации. Сигнал с выхода (11+1) умножителя УФ подается на соответствую.щие (N+1) сумматора УФК, обеспечивающие сложение с сигналом, сформированным на предыдушсм такте итера40

3 1О8 ционного процесса. Сигнали (выходов

/(11л 1) сумматоров являются значениями соответствующих коэффициентов филыра на данном такте . Эти сигналы поступают на первые входи (N%1) умножителей фильтра, на вторые входа которых подается входной сигнал с. соответствующих регистров фильтра.

Эти сигналы поступают на сумматор, выход которого является входом фильт-1О ра (2).

Недостатком данного фильтра является низкая точность фильтрации в условиях использования его в каналах с неизвестными параметрами шумов, Это связано с тем, что адаптивное изменение коэффициентов данного фильтра производится в соответствии с критерием оптимизации, обеспечиваю шлм достижение ми- 2р нимума, среднеквадратичной ошибки .

Цель изобретения — увеличение точности фильтрации и увеличение быстродействия фильтра.

Для достижения поставленной це- 25 ли в цифровой фильтр, содержащий

3(N+l)/2Ф2 умножителей, два сумматора, N+1 регистр, блок синхрони— зации, причем информационный выход

i-го (i=l, N) регистра подключен . . Зо к информационному входу (i+1) регистра и первому входу i-го умножптеля, выход которого соединен с i-и входом первого сумматора, информационный выход (N+1)-го регистра подключен к первому входу (1+1) умножителя, 35 выход которого соединен с (N+1) входом первого сумматора, первый вход (N+2) умножителя явля ется входом задания шага оптимизации фильтра, выход g -го (i N+3, и» )) )

i-му входу второго сумматора, информационный вход первого регистра является информационным входом фильтра, выходы первой группы блока синхронизации соответственно соединены с тактовыми входами N+1 регистров, введены N умножителей, 2N+7 регистров, N накапливающих сумматоров, 2N+I мультиплексоров, вычитатель и делитель, причем информационный вход i-ro (i 1,, N) регистра объединен с информационным входом (i+N+I) регистра, информационный выход которого подключен к первому входу

i-ro мультиплексора, выход которого соединен со вторым входом i го умножителя, выход которого подключен

О?45 4 к первому входу (-го накапливающего сумматора, вь(ход которого соединен с первым входом (i+3(N+1)/2+2) умножителя, выход которого соедИнен со вторым входом i-ro накапливающего сумматора, информаПионный вход (И+1) регистра объединен с информационным входом (2N+2) (N+1) регистра, информационный выход которо го соединен со вторым входом (N+1) умножителя, информационный выход i-го (i=2k- I

k=1, (!)ql)/2) регистра coe))))))e)) c первым входом (k+N) мультиплексора, выход которого подключен к первому входу (k+N+2) умножителя, второй вход которого подключен к выходу (k+(30+1)/2) мультиплексора, первый вход которого подключен к информационному выходу (k+2(N+1) регистра, информационный вход которого соединен с выходом i-ro накапливающего сумматора, второй вход

)1 () + ) ) ) ) сей|1) - 1 типлексора подключен к информационному выходу (21.+2(11+1)) регистра, йнформационный вход которого подключен к выходу 2i-го накапливающего сумматора, второй вход (2Нл1) мультиплексора соединен с выходами второй группы блока синхронизации, выход первого сумматора соединен с информационным входом (311+3) регистра, информационный выход которого подключен к первому входу первого делителя, выход которого соединен с информационным входом (ЗМ+4) регистра, информационный выход которого соединен со вторым входом (N+2) умножителя, выход которого подключен к информационному входу (3N+5) регистра, информационный выход которого соединен со вторым входом i-ro (i=1 N) мультиплексора, выход вычитателя соединен с информационным входом (30+6) регистра, информационный выход к(2торого соединен со вторым входом (+3(И+1)/2+2) (i l, H) умножителя, первый вход (N+2) умножителя объединен с первым входом вычитателя, второй .вход которого является входом задания единицы фильтра, выход второго сумматора соединен с информационным входом (31(1+7) реги-, стра, информационный выход которого подключен к ((N+I)/2+1) входу второго сумматора и информационному входу (ЗИФ8) регистра, информационный выход которого соединен со вторым входом делителя и является информацион108024)

Й ным выходом фильтра, а выходы третье группы блока синхронизации соответственно соединены с тактовыми входами (i+N+ I) регистра (i=1, 2N+7), i-го (i=1, N) накапливающего сумматора и управляющим входом х го (e =

1,211+1) мультиплексора.

На фиг. 1 представлена структурная схема адаптивного цифрового фильтра," на фиг. 2 — временная диаграмма его работы.

Фильтр содержит регистры 1-13, умножители 14-18, сумматоры 19, 20, накапливающие сумматоры 21, однораз" рядные (двухвходовые) мультиплексоры 22, 23, делитель 24, многоразрядные (двухвходовые) мультиплексоры

25, вычит атель 2 6, блок синхрониз ации 27, информационный вход 28, информационный выход 29, вход задания шага оптимизации 30 °

Фильтр работает следующим о6разом.

Отсчеты входного сигнала Z пос тупают на вход фильтра 28 и параллельно записываются в регистры 5 и предыдущие отсчеты (Z „

° ° .,Е„ ) переписываются из регистров

5 в 6 и т.д. Эти отсчеты, записанные в регистрах 5,. 6 умножаются на значения коэффициентов (A-1) (С, ), хранящихся в регистрах

9, 10 и 11, Эти умножения выполняются в умножителях 17. Следующая операция — это суммирование всех полученных произведений в сумматоре

20. Интервал времени между записью очередных входных отсчетов в регистр

5 (й -t>) назовем оснс1вным циклом.

Остановимся более подробно на работе блоков устройства, обеспечивающих достижение цели изобретения — повышение точности фильтрации., Очередное (новое для каждого цикла на этапе настройки фильтра) значение коэффициента вычисляется с ггомощью умножителей 14 и 18, сумматоров 19, 21, вьгчитателя 26, делителя 24. Регистры 3, 4 обеспечивают функционирование делителя 24 и умножителя 18. Регистрй 7, 8, 12, 13 необходимы для функционирования умножителей 14, 15. Вычисление очередного коэффициента может быть опи сано следующим выражением .Х Е„- „-

1аб

Для одновременного повьппения грузки умножителей адаптивного цифрового фильтра, приводящего в результате к уменьшению аппаратурных затрат

5 при реализации устройства, используются дополнительные сумматоры 21, 19, умножители 14, 15, lб, 18, делитель 24, выполняющих описанную в формуле (11 процедуру формиро-!

О вания коэффициентов. Следует отметить, что повьппение загрузки умножителей устройства происходит без снижения быстродействия за счет совмещения операций в умножителях 14 и операций в умножителях 14 и операций в умножителях 17. Для решения этой задачи используются дополнительные мультиплексоры 22, 23 и 25 коммутирующие на входе умножителей

14 и 17 различные операнды в разные моменты времени (см. графики 2, 14 на фиг. 2) (Eо t t> t>) и (; -, t4-tg).

Рассмотрим подробнее формирование очередного значения коэффицйента C 1

В момент t (см..фиг. 2) происходит запись отсчета Е„входного сигнала-в регистры 5 и 7 (график 1) . Предыдущее значение Еп из регистра 5. переписывается в регистр б. K этому моменту времени (tо) регистры схемы устройства находятся в следующих состояниях в выходном регистре накапливающего сумматора 21 — значение коэффициента С„ ., в регистре 9 — значение коэффициента С;; в регистрах 5, 7 — значение отсче40 тов Ет, в регистрах б, 8 — значения отсчетов Z.„ в регистре 12 — значение величины (i-g) в регистре 1 — обнулен (график

20 фиг. 2); в регистре 2 — значение выходного отсчета

Одноразрядный мультиплексор 22 (график 2 фиг. 2) находится в том состоянии, когда первый его вход подключен к выходу. Таким образом

1 на первом входе умножителя 14 присутствует в параллельном коде значение Е,, При подаче синхросигналов сдвига 1,3 1 на регистр 7 на второй вход умножителя 14 поступают разряды .того же сигнала Z„ Параллельно1Оао

1О последовательный умножитель ио соответствующим синхросигналам (4) выполняет умножение 7. 7, . К моменту

1/ "1 в выходном регистре умножитепя 14 и аналогичных умножителях вплоть до (N+1) оказываются соответствующие результаты (Z „ Zв„) и т.д., которые, суммируются, график (7), в сумматоре

19 и записывается 8 в регистр 3.

В это же время (t,-t,) с участием выходного реги, стра накапливающего сумматора 21 (параллельный операнд) и регистра 12 (последовательный операнд) выполняется умножение в умножителе 15 (диаграммы 12, 13 фиг. 2), Однако суммирование в сумматоре 21 не выполняется и результат этой опе". рации хранится в выходном регистре умножителя 15. В течение времени (t -t<) выполняется деление в делителе 24 и умножение в умножителе 18 с записью результата в регистр 13, Временная последовательность этих онер аций пред ст авлены на гр афик ах (9, 1О, 11, 5), 25

В момент t< переключается мультиплексор 22 (график 2), подключается его второй вход к выходу, т.e.. умножитель 14, начиная со времени

t1 до 1:., выполняет операцню, умножая Е„ (параллельный код) из региr.c„z.; стра 5 на величину. о О- - И-1 (последовательный код) из регистра

12. Временные диаГраммы соответствующих сигналов изображены íà i-рафиках 2, 4 и 6. Таким образом к

Ф моменту t в выходном регистре умножителя 14 и выходном регистре умножителя 15 находятся операнды, ко. — 40 торые после сложения в сумматоре -21 (график 22) дают новое значение коэффициента, которое записывается

{график 23 в регистр 9 и используется в следующем цикле для вычисления нового значения выходного сигнала;

Рассмотрим подробнее процедуру вычисления выходного отсчета фильтра. Она заключается в умножении текущих отсчетов из регистров 5, 6 50 на вычисленные в предыдущем цикле коэффициенты из регистров 9, 10 и l! ..

Умножение выполняется параллельнопоследовательным способом в умножителе 17 ° Параллельные отсчеты посту- 55 пают из регистров 5, 6..., последовательные из регистров 9,- 10 и 11, С целью повышения загрузки умножи245 8 телей возможность для этого создаI ется за счет того, что t Оыч. коэср р

))

Bblu 8&r o1cveTa используются мульти плексоры 25 и 23, которые позволяют первую часть времени общего цикла (-,с„) выполнять умножение для нечетных ветвей схемы, а вторую часть времени (t-t>) выполнять умножение

1 дпя четных ветвей схемы. Функционирование мультиплексоров 23, 25 и умножителей 17 поясняют диаграммы 14-17. Суммирование с накапливанием результата от нечетных и четных ветвей выполняется сумматором 20 и регистром 1, диаграммы 18, 19. Каждый новый цикл требует обнуления регистра 1 (20) с предварительной переписью результата в выходной регистр

2(2!) .

Общее управление схемой осуществляется подачей сигналов (см. фиг. 2) записи, сдвига; синхронизации и управления для регистров, умножителей, регистров накапливающих сумматоров и мультиплексоров, формируемых общим блоком синхронизации

27, который содержит ПЗУ 31, адресующий ПЗУ суммирующий двоичный счетчик 32, работающий от сигналов задающего генератора, выходной регистр

33, выход генератора 34 подключен ко входу счетчика 32, выходы счетчика

32 — к адресным входм ПЗУ 31, выходы .

ПЗУ 31 — к входам регистра 33 (фиг.lj.

В ПЗУ непосредственно записаны сигналы управления мультиплексорами, сигналы синхронизации регистров, сброса и залиси в регистры и т .д. для каждого такта работы схемы (tc,-t ) фиг . 2 . Кроме того, в ПЗУ записан. последовательный двоичный код "1", подаваемый на последний мультиплексор..Количество слов„ хранимых в.ИЗУ, равно количеству элементарных тактов на интервале (со t>) (фиг 2), а разряд ность каждого слова равна общему количеству управляющих сигналов.

° Стробируемый выходной регистр блока

27 обеспечивает сопряжение выходов .ПЗУ со входами управляеььпс блоков устройства.

Следует отметить некоторые существенные особенности схемы.

Ветвь с номером (N+1) отличается от всех прочих и состоит только иэ умножителя. Это обеспечивает ненулевые начальные условия в схеме во время вхождения устройства в режим адаптации даже при нулевых начальных значениях коэффициентов. Кроме того, отсутствие умножителя (типа !

1) сумматора типа !1, регистра типа

9 в ветви (N+!) требует подключения второго входа последнего одноразрядного мультнплексора 1,типа 23, с номером (N+l)/2) к выходу блока 27.

Для обеспечения правильной работы схемы в течение времени (t2-t ) (когда идет второе умноженйе в умножителе !7 на упомянутый вход мультиплексора иэ блока 27 подается последовательный код, соответствующий значению числа !.

Кроме того, значение коэффициента ес можно менять на входе управления шагом оптимизации только в течение времени (t -t ) (график 25). В кона!

080245 1Î це цикла (t t ) выполняется вычи2 3 тание (вычитание величины (1- oF1 и запись результата в регистр !2 (гра. фики 2б, 27). Параллельный код единицы постоянно подается из устройства управления.

В момент t> возможно поступление нового отсчета на вход 28 и пост роение всего цикла вычислений. При !!! этом результат — значение выходного отсчета с предыдущего цикла присутствует на выходе 29 почти в течение всего цикйа вычислений (см. график 21!.

15 адаптивный цифровой фильтр обеспечивает повышение точности фильтрации при высокой скорости сходимости алгоритма н одновременном увеличении быстродействия.

1(! 80245

1080245

Составитель А. Баранов

Редактор. А. Долинич Техред Л.Микеш Корректор В. Гирняк

Заказ 1373/54 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4