Преобразователь непозиционного кода в двоичный код

 

ПРЕОБРАЗОВАТЕЛЬ НЕПОЗИЦИОННОГО КОДА В ДВОИЧНЫЙ КОД, содержащий группу входных регистров, группу схем сравнения, группу элементов И и группу счетчиков по модулю, входы которых соединены соответственно с выходами элементов И группы, первые входы которых соединены с тактовым входом преобразователя, информаци- i онные входы которого соединены с входами входных регистров группы, выходы которых соединены с первыми входами соответствующих схем сравнения группы, вторые входа которых соединены с выходами соответствующих счетчиков по модулю группы, о тличающийся тем, что, с целью повышения, быстродействия преобразователя , в него введены группа триггеров, элемент ИЖ, коммутатор, накопительный сумматор по модулю, выходы которого являются выходами преобразователя, входы констант эквивалентов которого соединены с информационными входами коммутатора, выходы которого соединены с информационными входами накопительного сумматора по модулю, управляющий вход i которого соединен с выходом элемента ИЛИ, входы которого соединены с (Л выходами элементов И группы, вторые входы которых соединены с выходами соответствующих триггеров группы и управляющими входами коммутатора, выход -и схемы сравнения группы (-i 1 - П ) , где П - число модулей входного кода, соединен с нулевым входом i-го и единичным входом X) ((+1)-го триггера группы, едини ный 00 вход первого триггера группы является входом пуска преобразователя-. со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) Зсю С 06 F 5/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ! (21) 3518613/18-.24 (22) 07. 12. 82 (46) 30.03.84. Бюл. Р 12 (72) С.Н. Хлевной, Н.И. Швецов и Н.А. Вершков (53) 681.325(088.8) (56) 1. Обнаружение и исправление ошибок в дискретных устройствах.

Под ред В.С. Толстякова. N., "Советское радио", 1972, с. 55.

2. Авторское свидетельство СССР по заявке 9 3350185,кл.С 06 Р 5/02, 01.10.81 (прототип). (54)(57) ПРЕОБРАЗОВАТЕЛЬ НЕПОЗИЦИОННОГО КОДА В ДВОИЧНЫЙ КОД, содержащий группу входных регистров, группу схем сравнения, группу элементов И и группу счетчиков по модулю, входы которых соединены соответственно с выходами элементов И группы, первые входы которых соединены с тактовым входом преобразователя, информационные входы которого соединены с входами входных регистров группы, выходы которых соединены с первыми входами соответствующих схем сравнения группы, вторые входы которых соединены с выходами соответствующих счетчиков по модулю группы, о тл и ч а ю шийся тем, что, с целью повышения быстродействия преобразователя, в него введены группа триггеров, элемент ИЛИ, коммутатор, накопительный сумматор по модулю, выходы которого являются выходами преобразователя, входы констант эквивалентов которого соединены с информационными входами коммутатора, выходы которого соединены с информационными входами накопительного сумматора по модулю, управляющий вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами элементов И группы, вторые входы которых соединены с выходами соответствующих триггеров группы и управляющими входами коммутатора, выход 1 -й схемы сравнения группы (1 =1 — и ), где 11 — число модулей входного кода, соединен с нулевым входом j --ro и единичным входом (j +1)-го триггера группы, единичный вход первого триггера группы является входом пуска преобразователя.

1083179

Изобретение относится к вычислительной технике и может быть использовано при построении устройств сопряжения с вычислительными устрой,ствами, функционирующими в системе 5 остаточных классов (СОЖ), а также в аппаратуре передачи данных, использующей коды СОК.

Известно устройство для преобразования чисел из кода СОК в дво- IO ичный код, содержащее многовыходовый элемент И и суммирующие счетчики по числу оснований системы

СОК, входы которых подключены к выходам блока управления и входу на- 15 капливающего счетчика (1) .

Недостаток данного устройства состоит в том, что до подачи счетных импульсов в счетчики по модулю необходимо вносить значения аддитив- 20 ных инверсий остатков кодового слова С0К по соответствующим основаниям, что, в свою очередь, обуславливает необходимость вычисления аддитивных инверсий. Кроме того, устройство 25 характеризуется низким быстродействием.

Наиболее близким к предлагаемому по технической сущности является

30 преобразователь кода системы остаточных классов в двоичный код, содержащий суммирующие счетчики, входные регистры, схемы сравнения по основаниям СОК, двоичный счетчик, выход которого является выходом устройства, первый триггер, первый и второй элементы И, причем входы первого элемента И подключены соответственно к выходам схем сравнения, кроме схемы сравнения по наибольше- 40 му основанию СОК, выходы каждого входного регистра подключены к первым группам входов соответствующих схем сравнения, вторые группы входов которых подключены к выходам

45 соответствующих суммирующих счетчиков по основаниям СОК,первый вход второго элемента И является входом тактовых импульсов, первый вход первого триг гера является входом пуска устрой ства, выход третьего элемента И подключен к счетному входу двоичного накапливающего счетчика, а первыи вход — к выхоцу второго элемента И, первому входу четвертого элемента И 55 и счетному входу суммирующего счетчика по наибольшему основанию СОК, второй вход третьего элемента И подключен к второму входу четвертого элемента И, первый вход второго триггера подключен к первому входу первого триггера, второй вход которого подключен к входу пятого элемента И, единичный выход первого триггера подключен к второму входу второго элемента И, второй вход второго триггера и первый вход пятого элемента И объединены и подключены к выходу первого элемента И, а второй вход пятого элемента И подключен к выходу схемы сравнения по наибольшему основанию СОК $2) .

Недостаток известного преобразователя состоит в относительно низком быстродействии, поскольку максимальное число тактов преобразования составляет величину

Цель изобретения — повышение быстродействия преобразователя.

Поставленная цель достигается тем, что в преобразователь непозиционного кода в двоичный код, содержащий группу входных регистров, группу схем сравнения, группу элементов И и группу счетчиков по модулю, входы которых соединены соответственно с выходами элементов И группы, первые входы которых соединены с тактовым входом преобразователя, информационные входы которого соединены с входами входных регистров группы, выходы которых соединены с первыми входами соответствующих схем сравнения группы, вторые входы которых соединены с выходами соответствующих счетчиков по модулю группы, введены группа триггеров, элемент ИЛИ, коммутатор, накопительный сумматор по модулю, выходы которого являются выходами преобразователя, входы констант эквивалентов которого соединены с информационными входами коммутатора, выходы которого соединены с информационными входами накопительного сумматора по модулю, управляющий вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами элементов

И группы, вторые входн которых соединены с выходами соответствующих триггеров группы и управляющими входами коммутатора, выход -й схемы сравнения группы (=! -и ), где

1083179

11 — число модулей входного кода, соединен с нулевым входом 1 -го и единичным входом (1+1)-го триггера группы, единичный вход первого триггера группы является входом 5 пуска преобразов теля.

На чертеже приведена структурная схема предлагаемого преобразователя.

Преобразователь непозиционного кода в двоичный код содержит группу 10 входных регистров 1, в которые заносятся остатки преобразуемого числа в СОК, группу счетчиков 2 по модулям, группу схем 3 сравнения, группу элементов И 4, группу тригге- 15 ров 5, коммутатор 6, накопительный сумматор 7 по модулю, элемент ИЛИ 8, информационный вход 9 вход 10 пуска, тактовый вход 11, выходы 12 съема преобразованного кода и входы 13 20 коэффициентов.

Преобразователь работает следующим образом.

В качестве алгоритма функциониро" вания используется метод преобраэо- 25 вания с помощью ортогональных базисов. Для СОК с основаниями Р;

P,... Рп число А в числовом диапав зоне О-.fl P -1 однозначно представ1=1 30 тками A (С(.„ 2 КП)

Согласно метода ортогональных базисов число А в.позиционной системе счисления представляется как

" = g< В +g Вг+" «пPè .

1 1 2 2 где  — коэффициент ортогонального

1 базиса, который, в свою очередь находится из соот-

7 ношения в = ".

1 р.

3 ь где щ — коэффициент, выбираемый таким образом, чтобы

45

81= 1(во3 Р 1.

Например, для СОК с основаниями

Р =5, Р2=7, Р3 =11 и P =13 коэффициенты ортогонального базиса соответ- 50 ственно равны В1= 100110, В2 =71510

В =136510 и В =192510.

В исходном состоянии счетчики 2 и выходной сумматор по модулю обнулены, триггеры 5 установлены в нуле- 55 вое состояние. Остатки М1,К2,... K по входам заносятся во входные ре гистры 1. Так как все триггеры 5 установлены в нулевые состояния, то нулевые потенциалы на их выходах, прикладываемые к управляющим входам схем 3 сравнения (не показано), запрещают появление на выходах сигналов сравнения, тем самым предотвращаются ложные запуски триггеров 5 в случае равенства хотя бы одного из остатков нулю.

После подготовки преобразователя к работе на вход 10 поступает импульс запуска, который переводит триггер 5 в единичное состояние, разрешая тем самым сравнение содержимого регистра 1 с нулевым состоянием счетчика 2, соответствующего младшему основанию P . Если значе1 ние первого остатка равно нулю, то сразу же по приходу разрешающего сигнала с триггера 5 на выходе схемы

3 сравнения появляется единичный сигнал, который сбрасывает триггер

5 в нулевое состояние и переводит

его в единичное состояние. Если значение первого остатка .не равно нулю, то открывается элемент И 4 сигналом с триггера 5, и тактовые импульсы с входа 11 поступают через элемент

И 4 на счетный вход первого счетчика 2 по модулю P1 . Каждый тактовый импульс увеличивает содержимое первого счетчика по модулю на единицу. Одновременно управляющий сигнал с триггера 5 поступает на первый вход коммутатора 6, который подключает к информационным входам сумматора 7 по модулю группу входов.

На эти входы подается значение соответствующего коэффициента ортогонального базиса, для приведенной

СОК В,= 1001,о.

Г

Импульсы с выхода элемента И 4 через элемент ИЛИ 8 поступают на управляющий вход сумматора 7 по модулю, при этом с каждым пришедшим импульсом содержимое сумматора 7 по модулю увеличивается на величину коэффициента ортогонального базиса

В4.. Когда содержимое первого счетчйка 2 по модулю совпадает с содержимым первого регистра 1, на выходе схемы 3 сравнения появится импульс, который установит триггер 5 в нулевое состояние, запретив поступление тактовых импульсов через элемент

И 4. Одновременно это импульс, переводит триггер 5 в единичное состояние. При этом коммутатор 6 подклю1083179

20 с чает к информационным входам сумматора 7 по мод рлю шины со значением коэффициента Вр. Поступающие импульсы увеличивают содержимое, второго счетчика 2 по модулю и содержимое сумматора 7 по модулю на величину

В2 715

Работа преобразователя продолжается до тех пор, пока не будет достигнуто нулевое состояние всех триггеров 5. После..этого тактовые импульсы не будут поступать ни на один из счетчиков 2 по модулю и на, сумматор 7 по модулю. На этом процесс преобразования прекращается и его результат поступает на выход

12 преобразователя.

Пусть в СОК с основаниями В1=5, В2=7, В =11 и В4-13 число представляется остатками о(., =2, g2,=3,М> =0 и (4 =9. Тогда после поступления импульса пуска на вход 10 до сброса триггера 5 на вход счетчика 2 по модулю поступают два импульса и содержимое сумматора 7 по модулю становится равным g В, =.2 ° 1001 = 2002.

Далее поступают три импульса на вход второго счетчика 2 по модулю, к содержимому сумматора 7 .по модулю добавляется величина ф(2В2=3 715=2145 и его содержимое стайовится равным

2002+2145 = 4147. После установки

;в единичное состояние сумматора 7 сразу же сбрасывается и в единичное состояние устанавливается триггер 5. 3s

Содержимое сумматора 7 по модулю увеличивается на величину Ж4 В =9 ° 1925= (17325) 1вод 5005=2310, а содержимое сумматора 7 по модулю становится равным 40

2310+4175 = (6485)lnod 5005 1452, что соответствует искомому результату.

По сравнению с известным предлагаемый преобразователь обладает более высоким быстродействием. В предлагаемом устройстве максимальное число тактов преобразования составляет величину Р -1 на каждом из и

1 (по количеству оснований выбранной

СОК) шагов преобразования.

Таким образом, максимальное количество тактов преобразования предлагаемого преобразователя составляет

М

>в1аx= - (Р1 ") = E P -д

«1

Выигрыш в быстродействии равен отношению A- 1

"в.мах

«.1

Выигрыш в быстродействии для СОК с основаниями Р1 =5, Р =7, Р3=11 и Р4=13 (2=4) можно представить в виде

48 вох» 398 — — 12,375 раа.

И„,,„32

Если эту СОК расширить одним основанием P =17, то

"3,wax 5020 — — t04,6. х,.юрх 48

Таким образом, использование . изобретения позволяет повысить быстродействие предлагаемого преобраэо" вателя.

Составитель М. Аршавский

Редактор М. Рачкулинец Техред Т.Маточка Корректор И.Муска

Заказ 1754/42 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Преобразователь непозиционного кода в двоичный код Преобразователь непозиционного кода в двоичный код Преобразователь непозиционного кода в двоичный код Преобразователь непозиционного кода в двоичный код Преобразователь непозиционного кода в двоичный код 

 

Похожие патенты:

Изобретение относится к построению сетей связи для передачи информации по вычислительным сетям

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики

Изобретение относится к устройствам автоматики и вычислительной техники, и может быть использовано, например, в преобразователях “перемещение-код” приводов контрольно-измерительных систем

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к технологиям автоматизированной последовательности выполняемых действий

Изобретение относится к способу сообщения и согласования между клиентом с ограниченными ресурсами и сервером в услуге передачи мультимедийного потока, связанному с доставкой пакетов данных
Наверх