Адаптивный цифровой корректор

 

АДАПТИВНЫЙ ЦИФРОВОЙ КОРРЕКТОР , содержащий последовательно соединенные первый аналого-цифровой преобразователь, первый оперативный запоминающий блок, цифровой перемножитель и сумматор-накопитель, а также второй оперативный запоминающий блок, управляемый генератор, блок адаптивной настройки и блок управления, причем выход сумматоранакопителя соединен с первым входом блока адаптивной настройки, второй вход которого соединен с вторым выходом первого оперативного запоминающего блока, первый выход блока адаптивной настройки соединен с вторым входом цифрового перемиожителя, первые управляющие входы первого и второго оперативных Запоминающих блоков соединены соответственно с первым и вторым выходами блока управления , третий и четвертый выходы которого соединены с третьим и четвертым входами блока адаптивной настройки , а выход управляемого генератора соединен с входом блока управления , отлич -ощийся тем, что, с целью расщирения диапазона корректируемых линейных искажений сигнала, в него введены второй аналого-цифровой преобразователь, регистр сдвига, цифровой вычитатель, два триггера, счетчик и дешифратор, при этом сигнальньм вход первого аналого-цифрового преобразователя соединен с сигнальным входом второго аналого-цифрового преобразователя , выход которого соединен с вхо дом второго оперативного запоминающего блока, выход которого соединен с первым входом цифрового перемножителя , выход сумматора-накопителя соединен с сигнальным входом регистра сдвига, первый и второй выходы которого соединены с первым и вторым входами цифрового вьиитателя, выход которого соединен с первым входом первого триггера, выход кото (О рого соединен с первым входом управляемого генератора, второй вход первого триггера соединен с пятым выходом блока управления, а второй вход управляемого генератора соединен с первым входом счетчика и с шестым выходом блока управления,выход эо ее со управляемого генератора соединен с первым входом второго триггера, выход которого соединен с вторым входом счетчика, выход которого соеди | нен с входом дешифратора, первый вы;о ход которого соединен с вторым входом второго триггера, а второй и третий выходы соединены соответственно с управляющими входами первого и второго аналого-цифровых преобразователей , вторые управляющие входы первого и второго оперативных запоминающих блоков и управляюпщй вход регистра сдвига соединены с седьмым выходом блока управления, восьмой выход которого соединен с пятым входом блока адаптивной настройки.

С(ЮОЗ СОВЕТСКИХ

ИЦ .

РЕСПУБЛИК аю а» <д Н 04 В 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ."7

Н ABTOPCHOINY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛ4М ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3519120/18-09 (22) 02.12.82 (46) 30.03.84. Вюл. и 12 (72) В.Д. Сысоев и Ю.И. Шубин (53) 621.396.66(088.8) (56) 1.Авторское свидетельство СССР

У 741477, кл. Н 04 В 3/04, 1980.

2. Авторское свидетельство СССР

У 519869; кл. Н 04 В 3/04, 1974 (прототип), (54)(57) АДАПТИВНЫЙ ЦИФРОВОЙ KOPPEK.

ТОР, содержащий последовательно соединенные первый аналого-цифровой преобразователь, первый оперативный запоминающий блок, цифровой перемножитель и сумматор-накопитель, а также второй оперативный запоминающий блок, управляемый генератор, блок адаптивной настройки и блок управления, причем выход сумматоранакопителя соединен с первым входом блока адаптивной настройки, второй вход которого соединен с вторым выходом первого оперативного запоминающего блока, первый выход блока адаптивной настройки соединен с вто рым входом цифрового перемножителя, первые управляющие входы первого и второго оперативных запоминающих блоков соединены соответственно с первым и вторым выходами блока управления, третий и четвертый выходы которого соединены с третьим и четвертым входами блока адаптивной настройки, а выход управляемого генератора соединен с входом блока управления, о т л и ч а.ю шийся тем, . что, с целью расширения диапазона . корректируемых линейных искажений сигнала, в него введены второй ана- лого-цифровой преобразователь, регистр сдвига, цифровой вычитатель, два триггера, счетчик и дешифратор, при этом сигнальный вход первого аналого-цифрового преобразователя соединен с сигнальным входом второго аналого-цифрового преобразователя, выход которого соединен с входом второго оперативного запоминающего блока, выход которого соединен с первым входом цифрового перемножителя, выход сумматора-накопителя соединен с сигнальным входом регистра сдвига, первый и второй выходы которого соединены с первым и вторым входами цифрового вычитателя, выход которого соединен с первым входом первого. триггера, выход которого соединен с первым входом управляемого генератора, второй вход первого триггера соединен с пятым выходом блока управления, а второй вход управляемого генератора соединен с первым входом счетчика и с шестым выходом блока управления, выход управляемого генератора соединен с первым входом второго триггера, выход которого соединен с вторым входом счетчика, выход которого соединен с входом дешифратора, первый выход которого соединен с вторым в одом второго триггера, а второй и третий выходы соединены соответственно с управляющими входами первого и второго аналого-цифровых преобразователей, вторые управляющие входы первого и второго оперативных запоминающих блоков и управляющий вход регистра сдвига соединены с седьмым выходом блока управления, восьмой выход которого соединен с пятым входом блока адаптивной настройки.

Ф 1 ОВЗЗ

Изобретение относится к электро1 связи и может использоваться для .адаптивной коррекции межсимвольной интерференции в принимаемых сигналах данных. 5

Известен адаптивный корректор цифровых сигналов, содержащий последовательно соединенные аналого-цифровой преобразователь, запоминающий блок, цифровой перемножитель, сумма- 10 тор-накопитель и блок адаптивной настройки (1 .

Недостаток известного устройства заключается в том, что для выделения тактовой синхронизации исполь- . 15 зуется неоткоррехтированный входной сигнал, что ухудшает работу системы синхронизации, а при больших линейных искажениях сигнала (глазковая диаграмма закрыта) делает ее невоз- 20 можной. Поэтому устройство обладает малой помехоустойчивостью и малым диапазоном корректируемых линейнык искажений принимаемого сигнала.

Наиболее близким по технической 25 сущности к предлагаемому является адаптивный цифровой корректор, содержащий последовательно соединенные. первый аналого-цифровой преобразователь, первый оперативный запоминающий блок, цифровой перемножитель и сумматор-накопитель, а также второй оперативный запоминающий блок, управляемый генератор, блок адаптивной настройки и блок управления причем выход сумматора-накопителя соединен с первым входом блока адаптивной настройки, второй вход которого соединен с вторым выходом первого оперативного запоминающего 40 блока, первый выход блока адаптивной настройки соединен с вторым входом цифрового перемножителя, первые управляющие входы первого и второго оперативных запоминающих блоков сое- 4> динены соответственно с первым и вторым выходами-блока управления, третий и четвертый выходы которого соединены с третьим и четвертым входами блока адаптивной настройки, 4а выход управляемого генератора соединен

50 с входом блока управления (21

Данное устройство характеризуется малым диапазоном корректируемых линейных искажений принимаемого сигнала из-за недостаточно эффектив- 55 ной работы схемы синхронизации в начальный период адаптивной настройки корректора. Информация. о фазе выделя

79 ется из восстановленного на выходе корректора аналогового сигнала, который в начальный период настройки неоткорректирован и не отличаетоот входного.. При больших линейных искажениях сигнала моменты его переходов через ноль сильно смещены и случайны, что не позволяет схеме синхронизации определить фазу тактовых импульсов и установить синхронизацию.

Цель изобретения — расширение диапазона корректируемых линеиных искажений сигнала и, как следствие, повышение помехоустойчивости за счет улу шения совместной работы схем синхронизации,и адаптации.

Для достижения поставленной цели в адаптивный цифровой корректор, содержащий последовательно соединенные первый аналого-цифровой преобразователь, первый оперативный запоминающий блок, цифровой перемножитель и сумматор-накопитель, а также второй оперативный запоминающий блок, управ. ляемый.генератор, блок адаптивной настройки и блок управления, причем выход сумматора-накопителя соединен с первым входом блока адаптивной настройки,,второй вход которого соединен с вторым выходом первого оперативного запоминающего блока, первый выход блока .адаптивной настройки соединен с вторым входом цифрового перемножителя, первые управляющие входы первого и второго оперативных запоминающих блоков соединены соответственно с первым и вторым выходами блока управления, третий и четвертый выходы которого соединены-с третьим и четвертым входами блока адаптивной настройки, а выход управляемого генератора соединен с входом блока управления, введены второй аналого-цифровой преобразователь, регистр сдвига, цифровой вычитель, два триггера, счетчик и дешифратор, при этом сигнальный вход первого аналого-цифрового пре. образователя соединен с сигнальным входом второго аналого-цифрового преобразователя, выход которого соединен с входом второго опера-. тивного запоминающего блока, выход которого соединен с первым входом цифрового перемножителя, выход сумматора-накопителя соединен с сигнал йым входоМ регистра сдвига, первый и1 второй выходы которого соединены с

10833 79

kT+ т, 35

=.kT + ЬТ +Г

2 з первым и вторым входами цифрового вычитателя, выход которого соединен с Первым входом первого триггера, выход которого соединен с первым входом управляемого генератора, второй вход первого триггера соединен с пятым выходом блока управления, а второй вход управляемого генератора соединен с первым входом счетчика и с шестым выходом блока управления, выход управляемого генератора соедиf нен с первым входом второго триггера, выход которого соединен с вторым входом счетчика, выход которого соединен с входом дешифратора, первый 15 выход которого соединен с вторым входом второго триггера, а второй и третий выходы соединены соответственно с управляющими входами первого и второго аналого-цифровых преобразова- 20 телей, вторые управляющие входы пер- . вого и второго оперативных запоми-! нающих блоков и управляющий вход реги- стра сдвига соединены с седьмым вы- ходом блока управления, восьмой вы- 25 ход которого соединен с пятым входом блока адаптивной настройки.

На фиг. 1-4 приведены структурные электрические схемы адаптивного цифрового корректора, блока адаптивной З0 настройки, блока управления и управляемого генератора соответственно, на фиг. 5 — результаты экспериментальных исследований.

Адаптивный .цифровой корректор (фиг. 1) содержит аналого-цифровые преобразователи (АЦП) 1 и 2, опера-. тивные запоминающие блоки 3 и 4, цифровой перемножитель 5, сумматор- 40 накопитель 6, блок 7 адаптивной настройки, регистр 8 сдвига, цифровой вычитатель 9, первый триггер 10, управляющий генератор 11, второй триггер 12, счетчик 13, дешифратор 45

14, блок 15 управления.

Блок адаптивной настройки (фиг.2) содержит регистр 16 сдвига, цифровой вычитатель 17, постоянный запоминающий блок 18, знаковый перемно- 50 житель 19, сумматор-вычитатель 20, оперативный запоминающий блок (ОЗУ) 21.

Блок управления (фиг. 3) содержит триггер 22, счетчик 23, дешифратор 55

24, элемент И 25, счетчик 26, элемент И 27, счетчик 28, тактовый генератор 29.

Управляеь1ый генератор (фиг. 4) содержит инвертор 30, реверсивные регистры 31 и 32 сдвига, блок 33 добавления-вычитания импульсов, делители 34 и 35 частоты.

На фиг. 5 приведены сравнительо ные экспериментальные зависимости вероятности ошибки Р ш приема дискретной информации на выходе предлагаемого устройства и прототипа от соотношения сигнал/шум 0 /О на с а их входе для трех типов каналов свя зи с разными линейными искажениями, причем кривые 1 и 1 соответствуют и каналу без искажений, кривые 2 и н

2 — каналу с неравномерностью АЧХ

12 дБ, а 3 и 3" - неравномерности

АЧХ 15 дБ на выходе прототипа и предлагаемого устройства соответственно.

Адаптивный цифровой корректор работает следующим образом.

Принимаемый сигнал с выхода канала связи поступает на входы АЦП 1 и 2, где стробируется и преобразуется в цифровой двоичный код, причем в АЦП 1 сигнал стробируется в моменты времени где 7 — оценка фазы момента стробирования;

Т вЂ” длительность элементарной посылки а в АЦП 2 в моменты времени при дТ <(Т. Иоменты стробирования „ и определяются тактовым гене-ратором 29 и управляемым генератором

11, задающим моменты времени kT+ и триггером 12, счетчиком 13 и дешифратором 14, определяющим постоянный временной сдвиг дТ между моментами стробирования. С выходов АЦП 1 и 2 цифровой код отсчетов входного сигнала с частотой f = 1lT переписыт вается в оперативные запоминающие блоки 3 и 4 соответственно по сигналу, сформированному дешифратором

24, счетчиком 23 и триггером 22.

Далее следует процедура вычислейия откорректированного выходного отсчета сигнала, которая на интервале Т производится дважды для вычисления выходных отсчетов Y (t,) и Y (t ) . Для вы10833

S числеиия Y(t ) производится после" довательное считывание неоткорректированных отсчетов входного сигнала Х(„), из оперативного запоминающего блока 3 с частотой 5

f ü 2Е. (0+1), где и — количество отсчетов, записанных в оперативном запоминающем блоке 3, причем адреса обращения к оперативному запоминающему блоку 3 формируются счетчиком 26 и элементом И 25. Цифровой перемножитель 5 выполняет N опера-. ций перемножения отсчетов входного сигнала на соответствующие весовые коэффициенты корректора С„, эапи» 1З санные в ОЗУ 21, команды управления для которого формируются счетчиком

28 и элементом И 27. Результаты всех произведений суммируются сумматором-накопителем 6, и через N one- 20 раций сложения получается выходной отсчет откорректированного сигнала и

Y.(t ) .Е Х. (t ) С, 1 1 и 0 \)ъ 1 что соответствует алгоритму цифровой нерекурсивной фильтрации. Вычисление выходного отсчета Y(t>) производится аналогично, только дпя коррекции используются входные отсчеты, 30 записанные в оперативном запоминающем блоке 4.

Оптийизация весовых коэффициентов корректора производится на каждом такте, параллельно с вычислением выходного отсчета по знаковому алгоритму стохастической аппрокси.мации

c„I i+1 = c„ji)—

-sign e(i) sign X(i n1» где С вЂ” значение п-го весового кои эффициента корректора после

i-й итерации;

). — шаг- адаптации;

efi) — среднеквадратичная ошибка.

Знак сигнала среднеквадратичной

0 ошибки, который вычисляется в цифровом вычитателе 17 из выходного отсчета Y(t )» и порогового уровня, записанных в регистре 16 сдвига и в постоянный запоминающий блок 18 соответственно, умножается на знаки неоткорректированных отсчетов сигна- » ла в знаковом перемножителе 19, В зависимости от результата перемйожения в сумматоре-вычитателе 20 осуще79 а ствляется суммирование или вычита-. ние значения шага адаптации из коэффициентов корректора, записанными в оперативном запоминающем блоке 21.

Определение фазы моментов стробирования входного сигнала производится по алгоритму

"1+ ; +8 sign Y(t ) sign

ДY а где В - шаг подстройки фазы такто" вого колебания; — фаза стробирования íà i-м шаге подстройки, Вместо определения знака производной — - производится вычисление д Г знака айпроксимации 7(Ф) — Y(Ã+ cf) для этого выходные отсчеты Y(t<) и

Y(t ) последовательно записываются в регистр 8 сдвига и после вычитания в цифровом вычитателе 9 знак результата записывается в триггер 10.По этому сигналу производится подстройка фазы моментов стробирования в управляемом генера1 торе 11. Управляющий сигнал усредняется реверсивными регистрами 31 и

32 сдвига, причем на второй из них сигнал поступает через инвертор 30.

Блоком 33 добавления-вычитания импульсов по сигналу, приходящему с выходов реверсивных регистров 31 и

32, производится добавление или вычитание импульсов из последовательности, формируемой тактовым генератором 29 и делителем 34 частоты (на два), что соответствует сдвигу фазы стробирования влево или вправо.

Делитель 35 частоты делит частоту импульсной последовательности, приходящей с выхода блока 33 до тактовой частоты Й

По сигйалу тактовой синхронизации, приходящему с выхода делителя

35 частоты, триггер 22 устанавливается в исходное состояние и дает сигнал разрешения на счетчик 23, который вместе с дешифратором 24 формирует сигналы управления и синхронизации корректора. Цикл формирования заканчивается установкой триггера 22 в нулевое состояние сигналом,приходящим с дешифратора 24, Предлагаемое техническое решение позволяет существенно расширить диапазон корректируемых линейных искажений сигнала и повысить помехоустойчивость приема, особенно в каналах связи с быстронэменяющимися

10833

7 параметрами .. Этот. эффект обусловлен тем, что в предлагаемом устройстве фаза тактовых импульсов определяется из условия равенства нулю производной огибающей сигнала на выходе корректора и стробирование входного сигнала осуществляется всегда в точках максимума на тактовом интервале.

«/

Такой критерий выделения фазы позволяет уменьшить флуктуации фазы так- IO .товых импульсов, особенно в начальный период настройки адаптивного корректора.

Как видно из результатов экспериментов (фиг. 5), зависимости вероят- IS ности ошибки приема от соотношения сигнал/шум на входе корректора для

79 8 известного и предлагаемого устройств

I в канале без искажений (кривая 1 и 1 ) совпадают. При больших искажениях (неравномерность АЧХ 12 и

15 дБ) кривая помехоустойчивости

I для известного устройства (кривые 2 и 3 ) не убывает с ростом соотношения сигнал/шум, что свидетельствует об отсутствии сходимости вектора коэффициентов корректора к оптимальному, в то время как в предлагаемом устройстве вероятность ошибки бывает почти так же, как и в канале, без искажений (кривые 2 и 3"), что подтверждает эффективность предлагаемого технического решения.

Фиг,1 одзз ч

Фиг. 4

1083379

10 1f 1 ? 13 о 2 Я 4 Х Ю 7

10

Р

Составитель А. Сеселкин

Редактор В. Петраш Техред М.Кузьма Корректор А. Зимокосов

Заказ 1789/53 Тираж 63$ Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4