Устройство для сопряжения электронной вычислительной машины с дискретными датчиками
СОЮЗ СОВЕТСКИХ
00UNMW
РЕСПУБЛИК ае 01) See 0 06 F 3/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ (21) 3513068/18-24 (22) 01.10.82 (46) 07.04.84. Бюл. Р 13 (72) В.Ф.Васильев, M,В.Глухов,.
В.Н,Кудряшов и А.В.Шамбазов (71) Московская ордена Ленина городская телефонная сеть (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР В 377759, кл. Q 06 F 3/04, 1970-. .2. Авторское свидетельство СССР
В 830367, кл. (j 06 F 3/04, 1979. (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ
ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ
С ДИСКРЕТНЫМИ ДАТЧИКАМИ, содержащее два триггера, коммутатор, информационные группы входов которого являются соответствующими информационными груп. пами входов устройства, а управляющий вход соединен с адресным входом памяти состояния датчиков и выходом .первого счетчика, подключенного входом к первому выходу узла синхронизации, вход и второй выход которого соединены соответственно с выходом генератора тактовых импульсов и синхронизирующим входом памяти состояния датчиков, подключенной выходом к первому входу схемы сравнения, а информационным входом - к выходу первого, триггера и второму входу схемы сравнения, согдасующий коммутатор, первый выход которого является выходом устройства, первый выход первого триггера подключен к третьему выходу узла синхронизации, о*т л и ч а ю щ е е с я тем, что, с целью повышения достоверности его работы, в него введены шесть эле.ментов И, три элемента ИЛИ, два элемента НЕ, третий триггер, регистр, второй счетчик, шифратор формата слова, память запрета анализа, буферная,память, мультиплексор адреса памяти запрета анализа и мультиплексор адреса буферной памяти, причем выход коммутатора подключен к первому входу первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого подключен к второму входу первого триггера, первый и второй контрольные входы коммутатора подключены соотв"тственно к первому и второму разрядным выходам регистра, третий и четвертый разрядные выходы кото.рого подключены соответственно к вторым входам первых элементов ИЛИ и И, второй выход узла синхронизации подключен к управляющему входу мультиплексора адреса памяти зайре- 3 та анализа и первому входу второго элемента И, третий выход узла синхронизации подключен к первому входу второго триггера, выход которого подключен к первым входам третьего и четвертогь элементов И, а второй Я вход — через память запрета анализа .к выходу мультиплексора адреса памя.ти запрета анализа, первый - третий входы второго элемента ИЛИ подключены соответственно к выходам четвертого и третьего элементов И и через первый элемент НЕ к выходу третьего элемента ИЛИ, вход которого подключен к выходу первого счетчика, входу пятого элемента И, первому инфор. мационному входу мультиплексора адре-са памяти запрета анализа и первому входу шифратора формата слова, вы ход пятого элемента И соединен с вто. рым входом третьего элемента И и через второй элемент НЕ с вторым входом четвертого элемента И, третьи входы третьего и четвертого элементов И соединены соответственно с первым и вторым выходами схемы сравне.ния, первый выход второго .элемента
ИЛИ подключен к второму входу второго элемента И, выход которого подклю1084774 чен к входу второго счетчика и управляющему входу мультиплексора адреса буферной памяти, второй вход шифра.тора .Формата слова подключен к выхоДу третьего триггера, счетный вход которого соединен с выходом шестого элемента И, выход первого триггера подключен к третьему входу шифратора формата слова, выход которого подключен к информационному входу буферной памяти, адресный вход которой подключен к выходу мультиплексора адреса буферной памяти, первым
Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления для сброса информации от двухпозиционных датчиков.
Известно устройство для сбора информации от дискретных датчиков, содержащее устройства сравнения для каждого датчика, устройства запоминания кодов датчиков, устройство 0 запоминания изменения состояния датчиков, устройство записи изменившейся информации, предназначенное для записи нового кода в регистр числа, устройство для формирования адреса датчика, изменившего свое состояние, регистр адреса и устройство для формирования сигналов разрешения передачи информации (1) .
Недостаток. этого устройства— большие аппаратные затраты, вызван- 20 ные наличием индивидуальных для каждого датчика устройств сравнения и устройств запоминания кодов датчиков.
Наиболее близким к .предлагаемому 25 по сущности технического решения яв- ляется устройство для сопряжения электронной вычислительной машины с дискретными датчика я, содержащее коммутатор, счетчик, память, схему 30 сравнения, первый и второй триггеры, узел синхронизации, узел .согласования с электронной вычислительной машиной (ЭВМ), причем информационные входы коммутатора являются соответ- З5 ствующими входами устройства, а адресный вход соединен с выходом счетчика, подключенного входом к первому выходу узла синхронизации, второй выход которого соединен с синхронизирующим входом памяти, подключенной выходом к первому входу схелы сравнения, и узел согласования.с электронной вычислительной машиной, выходы которого являются выходами устройства, первый и второй выходы пер-, и нформационным входом соединенного с входом шестого элемента И и. выходом второго счетчика, а вторым инФормационным входом - с вторым выходом согласующего коммутатора, :третий и четвертый выходы которого подключены соответственно к входу регистра и второму информационному входу мультиплексора адреса памяти запрета анализа, первый и второй входы - к управляющему входу устройства и выходу буферной па, мяти.
2 вого триггера юцключены соответственно к выходу коммутатора и третьему выходу узла синхронизации, а выход - к информационному входу памяти и второму входу схемы сравнения, выходом соединенной с первым входом второго триггера, второй вход которого подключен к второму выходу узла синхронизации, а выход и третий вход — соответственно к информационному входу и управляющему выходу узла согласования с ЭВМ, адресный вход которого соединен с выходом счетчика и адресным входом памяти, вход. пуска узла синхронизации соединен с выходом второго триггера, а вход тактов является тактовым входом устройства (2) .
Недостатком известного устройства является низкая достоверность обработки информации из-за воэможности потери информации от ряда датчиков, обусловленной тем, что сканирование датчиков приостанавливается на время обработки запроса прерывания в ЭВМ, генерирующегося при каж-. дом несравнении состояния датчика в соседних циклах. Такой режим ра- боты создает большие трудности при использовании устройства при кратковременных срабатываниях дискретных датчиков. Кроме того, ограничена область применения этого устройства, что обусловлено невозможностью использования устройства в системах, обслуживающих большое количество групп датчиков удаленных от ЭВМ, и имеется большое число кратковременно срабатывающих датчиков в каждой группе. В таких условиях известное устройство допускает потери информации о состоянии датчиков, так как сканирование датчиков приостанав: ливается на время обработки запроса прерывания в ЭВМ, генерирующегося при каждом несравнении состояния датчика в соседних циклах.В устрой1084774 стве .отсутствует возможность исключения из анализа в цикле сканирования состояния отдельных групп датчиков, например отключенных, что повышает вероятность потери информации за счет увеличения цикла сканирования и обработки избыточной информации.
Кроме того, в известном устройстве отсутствует возможность проведения контроля и диагностики оборудования без отключения его от системы, 10 что снижает достоверность информации о состоянии контролируемых датчиков.
Нелью изобретения является повышение достоверности работы устройства.
Поставленная цель достигается тем, что в устройство, содержащее два триггера, коммутатор, информационные группы входов которого являются соответствующими информационными группами входов устройства, .а управляющий вход соединен с адресным входом памяти состояния датчиков и выходом первого счетчика, подключенного входом к первому выходу узла синхронизации, вход и второй выход которого соединены соответственно с генератором тактовых импульсов и синхронизирующим входом памяти состояния датчиков, подключенной выходом к первому входу схемы сравнения, а информационным входом - к выходу первого триггера и второму входу схемы сравнения, согласующий коммутатор, первый выход которого является выхо- 35 дом устройства, первый вход первогб триггера подключен к третьему выходу узла синхронизации, введены шесть элементов И, три элемента ИЛИ, два элемента НЕ, третий триггер, регистр, 4О второй счетчик, шифратор .формата слова, память запрета анализа, буферная память, мультиплексор адреса памяти запрета анализа и мультиплексор дреса буферной па ти. Причем 45 выход коммутатора подключен к первому входу первого элемента ИЛИ, выхОд которого подключен к первому входу первого элемента И, выход которого подключен к второму входу первого триггера, первый и второй контрольные5О входы коммутатора подключены соответственно к первому и второму разрядным выходам регистра, третий и четвертый разрядные выходы которого .подключены соответственно к вторым вхо-. 55 дам первых элементов ИЛИ и И, второй выход узла синхронизации подключен к управляющему входу мультиплексора адреса памяти запрета анализа и первому входу второго элемента И, 6О третий выход узла синхронизации подключен к первому входу второго триггера, выход которого подключен к йер-, вым входам третьего и четвертого элементов И, а второй вход - чеРез у
I память запрета анализа к выходу мультиплексора адреса памяти запрета анализа, первый — третий входы второго элемента ИЛИ подключены соответственно к выходам четвертого и третьего элементов И и через первый элемент НЕ к выходу третьего элемента ИЛИ, вход которого. подключен к выходу первого счетчика, входу пятого элемента И, первому информационному входу мультиплексора адреса памяти запрета анализа и первому входу шифратора формата слова, выход пятого элемента
И соединен с вторым входом третьего элемента И и через второй элемент НЕ с вторым входом четвертого элемента
И, третьи входы третьего и четвертого элементов И соединены соответствен. но с первым и вторым выходами схемы сравнения, первый выход второго элемента ИЛИ подключен к второму входу второго элемента И, выход которого подключен к входу второго счетчика и управляющему входу мультиплексора адреса бубеонл@ памяти, второй вход шифратора формата слова подключен к выхОду третьего триггера„ счетный вход которого соединен с выходом шес. того элемента И, выход первого триггера подключен к третьему входу шифратора формата слова, выход которого подключен к информационному входу буферной памяти, адресный вход которой подключен к выходу мультиплексора адреса буферной памяти, первым информационным входом соединенного с входом шестого элемента И и выходом второго счетчика, а вторым информа.ционным входом — с вторым выходом согласующего коммутатора, третий и четвертый выходы которого подключены соответственно к входу регистра и второму информационному входу мультиплексора адреса памяти запрета ана" лиза, первый и второй входы — соответственно к управляющему входу устройства и выходу буферной памяти.
На фиг. 1 представлена блоксхема устройства; на фиг. 2 — функциональная схема второго блока коычутаторау на фиг. 3 и 4 — блок-схемы алгоритма обслуживания и алгоритма тестирования устройства..
Устройство содержит коммутатор 1, включающий в себя -входные блоки 2. и выходной блок 3, первый элемент ИЛИ
4, первый элемент И 5, первый триггер 6, память / состояния датчиков, схему 8 сравнения, второй элемент
НЕ 9, четвертый 10 и третий 11 элементы И, второй элемент ИЛИ 12, второй элемент H 13, шифратор 14, буферную память 15, согласующий коммутатор 16, третий триггер 17, шестой элемент И 18, второй счетчик 19, мультиплексор 20 буферной памяти 15, регистр 21, первый четвертый Разряд1084774 ные выходы 22-25 регистра, первый третий выходы 26-28 согласующего ком,мутатора 16, второй вход 29 и четвертый выход 30 согласующего коммутатора 16 с ЭВМ, второй триггер 31, 1пайять 32 запрета анализа, мульти1плексор 33 памяти 32 запрета. анали за, первый счетчик 34, узел 35 синхронизации, генератор 36 тактовых им пульсов, йятый элемент И 37; третий элемент ИЛИ 38, входы 39 информацион ных групп входов коммутатора 1 и пер вый элемент НЕ 40.
Входные блоки 2 коммутатора 1 содержат (фиг.2) элемент ИЛИ 41, элементы И 42 и 43, триггер 44, шины
45 старших разрядов адресного входа и мультиплексор 46, выход 47..
На фиг.1 показаны также шины 48 .первого входа устройства и шины 49 младших разрядов выхода 50 счетчи- 20 ка 34.
Коммутатор 1 конструктивно представляет собой совокупность разнесенных между собой входных блоков 2 и выходного блока 3. Последний представляет собой мультиплексор, обеспечивающий передачу уровня сигнала с выходов входных блоков 2 на выход 47.
Память 7 состояния датчиков и па- 30 память 32 запрета анализа - статические. запоминающие устройства емкостью и ° 1 бит, причем п N, где
N - количество обслуживаемых датчиков.
Буферная память 15 - статическое запоминающее устройство емкостью
m ° 5, где ш - количество 3-разрядных ячеек памяти, и выбирается в зависимости от бйстродействия ЭВМ и интенсивности входного потока сигналов. Минимальная разрядность ячеек памяти (определяется необходимой разрядностью слова сообщения: (1 бит - . метка листа + 1 бит — состояние датчика + 5 Xog Шифратор 14 формирует в соответствующем формате слово сообщения для заййси в (-разрядную ячейку буферной 50 памяти 15. Согласующий коммутатор 16 обеспечивает электрическое согласование сигналов, поступающих из устройства в ЭВМ и наоборот, а также коммутацию сигналов, поступающих на первый вход согласующего коммутатора, на один из вторых - четвертых выходов. Устройство предназначено для работы в системах с объектами контроля 60 сложной структуры (порядка 10 000 датчиков). Датчики формируют нестационарный поток данных с минимальным временем присутствия сигналов на датчиках 20-30 мс. такой готок информации характерен, например, для датчиков контроля состояния технологического оборудования городских телефонных станци (ГТС). Здесь на фоне небольшой интенсивности потока данных от.датчиков технологического оборудования ГТС наблюдаются "всплес-: ки" информационного потока в часы наибольшей нагрузки. Устройство позволяет располагать входные блоки 2 комиутатора 1 s непосредственной близости к контро-! лируемому объекту. Этс обеспечивает существенное сокращение длины соединительных линий для подключения двоичных датчиков к устройству. Связь между коммутатором 1 и остальными блоками устройства организуется магистралью с количеством соединительных линий и, определяемым из выражения 0 (0)>м1+3 ;где N — - количество контролируемых двоичных датчиков. ! Устройство взаимодействует с ЭВМ в асинхронном режиме. Это достигается применением буферной памяти 15, которая обеспечивает сглаживание информационного потока. Такой режим работы устройства позволяет уменьшить потери информации, обусловленные нестационарностью ходного информационного потока, и рационально использовать вычислительные ресурсы ЭВМ, появляется возможность предварительной обработки информации. Объем буферной памяти 15 определяется rio условиям усредненной интенсивности входного потока информации, а также вычислительной мощности ЭВМ. Период цикла сканирования датчиков определяется минимальным временем присутствия сигнала на датчике контролируемого оборудования. Время изменения состояния любого .дат.чика из контролируемой совокупности фиксируется с помощью временных меток, расставляемых устройством с точностью до периода цикла сканирования. В устройство заложена возможность исключения из анализа по командам ЭВМ информации от определенных датчиков. Такой режим работы может возникать по условиям функционирования устройства либо при исключении из анализа информации от отключенных и неисправных датчиков или блоков 2 коммутатора 1. В таблице приведены четыре режи-. ма проверки устройства, которые могут включаться периодически по командам ЭВМ. 1084774 Режим Диагностический диаг- сигнал ности ки Функция 1 Вывод логической единицы со всех входных блоков 2 коммутатора 1 Проверка линий связи между вход-, 10 ными блоками 2 и вы-. ходным блоком 3, линии связи между 35 выходом 47 коммутатора .. 1 и входом элемента ИЛИ 4. 2 Вывод логического нуля со всех входных блоков 2 коммутатора 1 3 Ввод логической единицы в память 7 состояния датчиков Проверка правильности записи в память 7 сОстОЯИИЯ, 25 датчиков Проверка правильности записи нулей 30 в память 7 состояния датчиков Ввод логического нуля в память 7 состояния датчиков Включение четвертого диагности- З5 ческого режима вслед за третьим (и наоборот) позволяет полностью проверить памйть 7 состояния датчиков, так как в этом случае должны сформироваться сообщения об измене- :40 нии всех ячеек памяти 7, т.е. Имитируется изменение за один цикл опроса состояния всех датчиков. Возможна проверка по отдельным выбранным областям памяти 7, используя запре- 45 щенке анализа состояния остальных, областей, что может оказаться необходимым при небольшом объеме буферной памяти 15. В Устройстве буферная память 15 заполняется последовательно, ячейка за ячейкой, причем после заполнения последней ячейки запись производится в первую и т.д. Таким образом, память заполняется циклически. Для того, чтобы отличить два соседних . цикла, введена метка листа, представ ляющая собой определенный бит в слове сообщения, формируемом шифратором 14. Значение метки сохраняется постоянным для всех слов, записы- 60 ваемых в течение одного цикла заполнения буферной памяти 15 и меняется лишь при окончании цикла, т.е. при записи в последнюю ячейку. Считывание информации в ЭВМ и запись 65 со стороны устройства в буферную память 15 происходит асинхронно, метка листа дает возможность ЭВМ отличать вновь поступившие сообщения от записанных в предыдущем цикле. ЭВМ последовательно считывает содержимое буферной памяти 15, проверяет принадлежность считанного . слова текущему циклу заполнения буферной памяти 15. Устройство при асинхронном режиие считывания информации из буфер 1 ной памяти 15 в ЭВМ сохраняет временную последовательность поступления сигналов от датчиков с помощью меток времени, записываемых в буферную память 15 в начале каждого цикла сканирования, т.е ° при появлении на выходе первого счетчика 34 кода, со- держащего все нули. При этом датчик сигнала не подключается к входу с соответствующим адресом. Устройство работает следующим образом. Режим работы устройства устанавливается ЭВМ путем записи управляющего слова в регистр 21 через выход 27 согласующего коммутатора. Режим опроса датчиков — основной режим работы устройства, при котором на выходах 23 и 25 регистра 21 активный уровень, а на выходах 22 и 24 - пассивный. На узел 35 поступают тактовые импульсы от генератора 36, причем по каждому тактовому импульсу формируются последовательно три управляющих сигнала. По первому импульсу, поступающему на счетчик 34 и увеличивающему его содержимое на единицу, происходит опрос входов коммутатора 1, т,е, опрос одного иэ входов 39 по шинам 45 старших разрядов счетчика 34 и выходов одного из блоков 2 по шинам 49 младших разрядов счетчика 34 ° Результат опроса поступает на выход 47 выходного блока 3. По коду счетчика 34, соответствующему адресу заданной группы входов 39 на выходе памяти 7, устанавливается сигнал состояния выбранного датчика, записанного в предыдущем цикле опроса, а на выходе памяти 32 устанавливается сигнал "0" или "1", соответствующий значению, записанному в эту память ЭВИ через выход.30 узла 16 и мультиплексор 33. По второму сигналу узла 35 (третий выход) производится .запись уровня входного сигнала опрошенного датчика в триггер 6, после чего в схеме 8 сравнения происходит сравнение уровня этого. сигнала .с его уровнем в предыдущем цикле опроса. По второму управляющему сигналу производится также запись сигнала с- выхода памяти 32 в триггер 31, сигнал с выхода которого разрешает или запре1084774 щает прохождение сигналов с выхода схемы 8 сравнения через элементы И 10 и 11 и элемент HJIH 12 на вход элемента И 13. По третьему управляющему сигналу узла 35 (второй выход) производится запись в память 7 состояния триггера 6, а также разрешается во время действия этого сигнала запись инфор- . мации в память 32 с выхода 30 через 1 мультиплексор 33. Если на выходе эле- 10 мента ИЛИ 12 Присутствует активный уровень сигнала, то по третьему управляющему сигналу узла 35 элемент И 13 вырабатывает импульс, поступающий на шифратор 14, счетчик 19 и 15 мультиплексор 20, При этом шифратор 14 формирует слово сообщения, содержащее код датчика (код на выходе счетчика 34)., текущее состояние дат. чика (состояние триггера 6) и метку 20 листа (состояние триггера 17), а мультиплексор 20 записывает сформированное шифратором слово в. буферную память 15 по адресу, соответствующему коду счетчика 19. Во время записи слова в буферную память 15 мультиплексор 20 запрещает прохождение адресной информации с выхода 28 для чтения информации ЭВМ. При появлении на выходе счетчика 19 кода, содержащего все единицы (конец лйста), на выходе элемента И 18 образуется импульс, поступающий на счетный вход триггера 17 и переводящий его в противоположное состояние. Шифратор 14 в этом случае и далее до следующего переключения триггера 17 формирует слово, содержащее новую метку листа. При появлении на выходе 50 счетчика 34 кода, содержащего все нули, на выходе элемента ИЛИ 38 появляет- 40 ся сигнал пассивного уровня, который инвертируется элементом НЕ 40 и поступает на вход элемента ИЛИ 12 и на входе элемента И 13 устанавливается активный уровень. При постУплении 45 третьего управляющего импульса от узла 35 в буферную память 15 записывается слово сообщения, аналогично тому, как это происходит при несравненин состояния датчика. Отличает- 50 ся слово кодом датчика (все нули,), что является отличительной чертой метки времени. При появлении на шинах 45 старших разрядов счетчика 34 кода, содержащего все единицы, на выходе элемента И 43 каждого входного блока 2 (фиг.2) появляется сигнал, поступающий на счетный вход триггера 44 и опрокидывающий его в противополож- 60 ное состояние. Одновременно на выходе элемента И 37 появляется сигнал, открывающий элемент И 11 и запирающий через элемент HE 9 элемент И 10. При этом на другой вход элемента И 11 подается сигнал с второго выхода схемы 8 сравнения. Если этот сигнал активный, что происходит в том случае, когда состояние триггера 44 в предыдущем и текущем циклах сканирования совпадает и анализ данного сигнала не запрещен сигналом с выхода памяти 32 и сигналом на выходе триггера 31, то по третьему управляющему импульсу узла Э5 происхо1 дит запись диагностического сообщения о неисправности в проверяемом входном блоке 2 в буферную память 15. Режим диагностики 1. Этот режим устанавливается при за. несении ЭВМ в регистр .21 кода, при. котором на выходах регистра устанавливаются,следующие уровниг на выходах 22, 23 и 25 — акти:вный, на выходе 24 — пассивный. При этом в. память 7 заносятся единицы, так как на входах элементов ИЛИ 41 входных блоков 2 (фиг.2) постоянно присутствует активный .уровень с выхода 22 регистра 2 что имитирует единичное состояние всех входов мультиплексоров 46. Режим диагностики 2„ Этот режим устанавливается при занесении ЭВМ в регистр 21 кода, при котором на выходах 24 и 23 регистра 21 — пассивный уровень, на выходе 25 - активный, состояние выхода 22 безразлично. При этом в память 7 заносятся нули, так как пассивный сигнал на входах элементов И 42, поступающий с выхода 23 регистра 21, имитирует нулевое состояние всех входов мультиплексоров 46. Режим диагностики 3. Этот режим устанавливается занесением в регистр 21 кода, прн котором на выходах 24 н 25 присутствуют активные уровни, состояние выходов 22 и 23 безразлично. При этом в память 7 заносятся единицы неза- . висимо от текущего состояния датчиков, так как на входе элемента ИЛИ 4 с выхода 24 регистра 21 постоянно присутствует активный уровень. Режим диагностики 4. Этот режим устанавливается зане-: сением в регистр 21 кода, при котором на выходе 25 присутствует пассивный уровень, состояние остальных выходов 22-23 безразлично. При этом в память 7 заносятся нули независимо от текущего состояния датчиков, так как на входе элемента И 5 с выхода 25 регистра 21, постоянно присутствует пассивный сигнал. Использование различных комбинаций режимов диагностики и запрета анализа информации отдельных выбранных датчиков позволяет произвести глубокую диагностиКУ устройства, ис 084774 30 Блоки А5, А6, А8, А10 и А13-А17 являются блоками драйвера устройства, выполняются при любом режима работы устройства и обеспечивают ввод в ЭВМ информации из буферной памяти в Правильной последовательности. Состав и реализация программ блоков А9, А11 и А12 зависят от алго- 4О ритмов обработки информации от датчи- ков конкретного технологического оборудования. Ю Блок А7 включает в себя множество программ, выполняемых данной ЭВМ. 45 Эти программы могут быть как связаны с обработкой информации от дискретных датчиков, так и не связаны. Основным требованием к совокупности программ блока А7 является необходи- 5О мость обеспечить выполнение условия Т (--- — Т А 4P Г где Т вЂ” средняя величина времени выполнения всех программ блока; пользуя соответствующие диагностические программы. Считывание информации из буферной памяти 15 в ЭВМ может производиться в любое время, за исключением моментов записи в эту память слова сообщения, путем задания адреса считываемой ячейки через выход 28 узла 16 и мультиплексор 20 и считыва. ния содержимого этой ячейки с выхода буферной памяти 15 через вход 20 узла 16. Запись информации в память 32 производится ЭВМ в любое время, эа исключением периода действия третьего управляющего импульса узла 35, путем выдачи адреса ячейки, 15 в которую заносится информация и собственно информация с выхода .30 узла 16 на вход мультиплексора 33. Запись информации в регистр 21 .производится ЭВМ в любое время через выход 27 узла 16. ЭВМ взаимодействует с устройством через выход 26 и вход 48 узла 16. Блоки А1-А4 алгоритма обслуживания (фиг.Ç) служат для инициализации работы ЭВМ с устройством. Ко- личество и адреса датчиков, анализ состояния которых разрешен, задается оператором или хранится в памяти ЭВМ Л вЂ” интенсивность поступления информации о смене состояния "разрешенной" группы датчиков; Т вЂ” среднее время выполнения драйвера устройства. При невыполнении условия (1) происходит переполнение буферной памяти, что приводи к значительным потерям информации. При выполнении блока Б1 алгоритма тестирования (фиг.4) количество и адреса датчиков могут быть заданы оператором или определяться программой. Блоки Б2 и Б4 обеспечивают поступление от входных блоков коммутатора сигналов логической единицы и логического нуля соответственно, блоки Б6 и Б8 — подачу на устройство сигналов логической единицы и логического нуля соответственно, минуя коммутатор и линии связи между коммутатором и остальной схемой устройства. При выполнении блоков БЗ, Б5, Б7 и Б9 используется драйвер, описанный выше. Блоки БЗ и Б7 необходимы для полного заполнения памяти датчиков требуемой информацией (наличие двух временных меток гарантирует, что проведен как минимум один цикл опроса датчиков) . При положительном результате сравнения в блоке 5 выполнение теста заканчивается и может выдаваться соответствующее сообщение оператору. По результатам сравнения. в блоке Б9 оператору выдается сообщение, в котором говорится о неисправности устройства и указываются наиболее вероятные отказы. После окончания тестирования устройства в зависимости от результатов возможны следующие действия: продолжить работу устройства в режиме опроса датчиков, исключив при этом иэ анализа сообщения от датчиков, обслуживаемых неисправными блоками (коммутатора; провести более деталь ную диагностику устройства и произвести останов и ремонт устройства. Таким образом, изобретение обеспечивает расширение области применения устройства и повышение достоверности обработки информации за счет . выполнения процедур сплошного и селективного опроса и предварительной обработки информации о состояниях датчиков и контрольно-диагностичес- . ких процедур в процессе реальной работы устройства. 1084774 1084774 Фиь. 2 1084774 Устанооить рсжым опроса атчикоб Я g Раз еиамь апатию состояния контрвлирувиой еремы атчико аланию «О Заоать твг и ее состояние глотки листа ПСИХ/радным„О Ю Считать ело памяти ne46 Метка лист рабна 7Сж 8 считанном метка брем "@ В считанном а неисарабн ка кдтиута Вьипииить cued ения сия атчи 416 Al7 Фиг. У 1084774 Иаеаю азреиеитг анализ сос1норнио контрмируенои c nnu лимм б2 Устинобито ромин Фиасностини 1 бз Поиучиаь е нотки ренен» зетанобить ремим Фиагйостикиб Поюучени сообщения изменении состроим Всез разре<иенных Яатуиноlиз.1 Ф.б" б 1 7ecm окенче уснеиюо Усеанобнть ромин йагностти J б7 Поручить ФФе метки бремени Устанобитг яемич АгаггчюгикиФ е пВЮучены сфооисенир еФ изненении состояния Фсе.т разяеиеннги деечнкобиз „1 "Ф, Ф б 11 онец Фиг, ч Составитель В.Вертлиб РедактоР И.НиколайчУк ТехРедИ.Тепер коРРектоР A.Тяско факаз 2011/43 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 аг та ссе ионне. оноре рУ о Фозномныг неиснраВностян оаюрти за оеса ананиза юаноти состо - яния Яатчммб сгони срабненио тг с щщчт ещоаторуо Возюакнми ненщга геенна Виобнык и Фигобниа Йокоб ноюуюанщоа, зинни сбрзи наи @ ноеюунмторон и 4! мюмнтююи стройстба
