Преобразователь кода в частоту повторения импульсов (его варианты)

 

1. Преобразователь кода в частоту повторения импульсов, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым входам блока совпадения кодов, выход которого соединен с выходной шиной, отличающийся тем, что, с целью повьшения быстродействия преобразователя , в него введены элемент задержки, реверсивный счетчик импульсов , регистр хранения, первый и второй управляемые делители частоты, делитель частоты, выход которого соединен с управляющим входом регистра хранения и через элемент задержки с суммирующим входом реверсивного счетчика импульсов, установочный вход которого подключен к входу разрешения записи счетчика импульсов, входам установки нуля делителя частоты и первого и второго управляемых делителей частоты, выходной шине и входу установки единицы регистра хранения, установочные входы которого соединены с соответствующими выходами реверсивного счетчика импульсов и управляющими входами второго управляемого делителя частоты, а выходы подключены к соответствующим управляющим входам первого управляемого делителя частоты, счетный вход которого соединен с шиной опорной частоты и счетньм входом делителя частоты, а выход подключен к счетному входу второго управляемого делителя часто ты, выход которого соединен с вычитающим входом счетчика импульсов, установочные входы которого соответственно подключены к шинам кода постоянного числа, при этом шины входного кода соответственно соединены с вторыми входами блока совпадения (Л Кодов. 2. Преобразователь кода в частоту повторения импульсов, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым выходам блока совпадения кодов,выход которого соединен с выходной шиной, отличающийся тем, что, с целью повьш1ения быстродействия преобразователя, в него введены элемент задержки, реверсивный счетчик импульсов, регистр хранения, первый и второй управляемые делители частоты и делитель частоты, выход которого соединен с управляющим входом регистра хранения и через элемент задержки с вычитакщим входом реверсивного счетчика импульсов, установочный вход которого подключен к входу разрешения записи счетчика импульсов, входом установки нуля делителя частоты и первого и второго управляемых делителей частоты, выходной шине и входу установки единицы регистра хра

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ .РЕСПУБЛИК

3(59 Н 03 К 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 3450554/18 — 21 (22) 03.06.82 (46) 07.04.84. Бюл. - 13 (72) В.Э. Штейнберг (53) 681.325(088.8) (56) 1. Круг Б.К., Диличенский С.Н.

Принципы построения цифровых регуляторов. М., 1969, с. 123, рис. 3. 14.

2. Авторское свидетельство СССР

Ф 364089, кл. Н 03 К 13/02, 23.12.70 (прототип). (54) ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ

ПОВТОРЕНИЯ ИМПУЛЬСОВ (ЕГО ВАРИАНТЫ). (57) 1. Преобразователь кода в частоту повторения импульсов, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым входам блока совпадения кодов, выход которого соединен с выходной шиной, отличающийся тем, что, с целью повышения быстродействия преобразователя, в него введены элемент задержки, реверсивный счетчик импуль сов, регистр хранения, первый и второй управляемые делители частоты, делитель частоты, выход которого соединен с управляющим входом регистра хранения и через элемент задержки с суммирующим входом реверсивного счетчика импульсов, установочный вход которого подключен к входу разрешения записи счетчика импульсов, входам установки нуля делителя частоты и первого и второго управляемых делителей частоты, выходной шине и входу установки единицы регистра хранения, установочные входы которого соединены с соответствующими выходами реверсивного счетчика импульсов и управляющими входами второго управляемого делителя частоты, а выходы подключены к соответствующим управляющим входам первого управляемого делителя частоты, счетный вход которого соединен с шиной опорной частоты и счетным входом делителя частоты, а выход подключен к счетному входу второго управляемого делителя часто ты, выход которого соединен с вычитающим входом счетчика импульсов, установочные входы которого соответственно подключены к шинам кода постоянного числа, при этом шины входного кода соответственно соединены с вторыми входами блока совпадения йодов.

2. Преобразователь кода в частоту повторения импульсов, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым выходам блока совпадения кодов, выход

1 которого соединен с выходной шиной, отличающийся тем, что, с целью повышения быстродействия преобразователя, в него введены элемент задержки, реверсивный счетчик импульсов, регистр хранения, первый и второй управляемые делители частоты и делитель частоты, выход которого соединен с управляющим входом регистра хранения и через элемент задержки с вычитающим входом реверсивного счетчика импульсов, установоч- ный вход которого подключен к входу разрешения записи счетчика импульсов, входом установки нуля делителя частоты и первого и второго управляемых делителей частоты, выходной шине и входу установки единицы регистра хра1084982 нения, установочные входы которого соединены с соответствующими выходами реверсивного счетчика импульсов и управляющими входами второго управляемого делителя частоты, а выходы подключены к соответствующим управляющим входам первого управляемого делителя частоты, счетный вход которого соединен с выходом второго управляемого делителя частоты, счетный вход которого подключен к шине

Изобретение относится к автомати- ке и может быть использовано в устройствах для формирования частотно-импульсных сигналов, 5

Известен преобразователь кода в частоту повторения импульсов, содержащий генератор импульсов, выход которого соединен с входом счетчика импульсов, установочные входы которого соответственно подключены к выходам регистра, входы которого подключены к соответствующим выходам пересчетного устройства (1).

Недостатком устройства является

5 низкое быстродействие из-за необходимости подготовительных операций и невозможности непосредственного ввода кода частоты.

Наиболее близким к изобретению по технической сущности является преобразователь кода в частоту повторения импульсов, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым входам блока совпадения кодов, выход которого соединен с выходной шиной, вторые входы соединены с соответствующими выходами цифрового функционального преобразователя кода, а выход подключен к выходной шине и

30 входу сброса счетчика импульсов, счетный вход которого соединен с шиной опорной частоты 2 1.

Недостатком известного преобразователя является низкое быстродействие из-за необходимости предварительного преобразования цифрового кода по заданному закону.

Цель изобретения — повышение быст» родействия преобразователя. опорной частоты, при этом выход первого управляемого делителя частоты соединен со счетным входом делителя частоты и вычитающим входом счетчика импульсов, установочные входы ко-.îðîã0 соответственно подключены к шинам кода постоянного числа, а шины входного кода соответственно соединены с вторыми входами блока совпадения кодов..2

Поставленная цель достигается тем, что в преобразователь кода в частоту повторения импульсов по первому варианту, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым входам блока совпадения кодов, выход которого соединен с выходной шиной, дополнительчо введены элемент задержки, реверсивный счетчик импульсов, регистр хранения, первый и второй управляемые делители частоты, делитель частоты, выход которого соединен с управляющим входом регистра хранения и через элемент задержки с суммирующим входом реверсивного счетчика импульсов, установочный вход которого подключен к входу разрешения записи счетчика импульсов, входам установки нуля делителя частоты и первого и второго управляемых делителей частоты, выходной шине и входу установки единицы регистра хранения„ установочные входы которого соединены с соответствующими выходами реверсивного счетчика импульсов и управляющими входами второго управляемого делителя частоты, а выходы подключены к соответствующим управляющим входам первого управляемого делителя частоты, счетный вход которого соединен с шиной опорной частоты и счетным входом делителя частоты, а выход подключен к счетному входу второго управляемого делителя частоты„ выход которого соединен с вычитающим входом счетчика импульсов, установочные входы которого соответственно подключены к шинам кода постоянного числа, при

1084982 4 этом шины входного кода соответственно соединены с вторыми входами блока совпадения кодов.

В преобразователь кода в частоту повторения импульсов по второму 5 варианту, содержащий счетчик импульсов, выходы которого подключены к соответствующим первым входам блока совпадения кодов, выход которого соединен с выходной шиной, дополнитель- 1О но введены элемент задержки, реверсивный счетчик импульсов, регистр хранения,.первый и второй управляеР мые делители частоты и делитель часЪ тоты, выход которого соединен с 15 управляющим входом регистра хранения и через элемент задержки с вычитающим входом реверсивного счетчика импульсов, установочный вход которого подключен к входу разреше- 20 ния записи счетчика импульсов, входом установки нуля делителя частоты и первого и второго управляемых делителей частоты, выходной шине и входу установки единицы регистра хране- 25 ния, установочные входы которого соединены с соответствующими выходами реверсивного счетчика. импульсов и управляющими входами второго управляемого делителя частоты, а выходы 30 подключены к соответствующим управляющим входам первого управляемого делителя частоты, счетный вход которого соединен с выходом первого управляемого делителя частоты, счетный вход которого подключен к шине: опорной частоты, при этом выход первого управляемого делителя частоты соединен со счетным входом делителя частоты и вычитающим входом счетчика импульсов, установочные входы которого соответственно подключены к шинам кода постоянного числа, а шины входного кода соответственно соединены с вторыми входами блока совпаде-4> ния кодов, На фиг. 1 приведена структурная электрическая схема преобразователя по первому варианту; на фиг. 2 — то же, по второму варианту, 50

Преобразователь по обоим вариантам содержит делитель 1 частоты, элемент

2 задержки, реверсивный счетчик 3 импульсов, регистр 4 хранения, управ-5 ляемые делители 5 и 6 частоты, счетчик 7 импульсов, блок 8 совпадения кодов, шину 9 опорной частоты, выходную шину 10, шину 11 выходног<. кода, шины 12 кода постоянного числа.

Элементы устройства по первому варианту связаны следующим образом.

Счетные входы делителей 1 и 5 подключены к шине 9, выход делителя

1 частоты — к входам элемента 2 задержки и регистра 4 хранения, выход элемента 2 задержки — к суммирующему входу реверсивного счетчика 3 импульсов, выходы которого связаны с соответствующими входами управляемого делителя 6 частоты и с входами регистра 4 хранения, выходы ко-. торого связаны с управляющими входами управляемого делителя 5 частоты, счетный выход которого подключен к счетному входу делителя 6 частоты, выход которого соединен с вычитающим входом счетчика 7 импульсов, выходы которого связаны с первыми входами блока 8 совпадения кодов, на вторые входы которого подается код преобразуемой частоты по шинам 11, а выход соединен с выходной шиной

10, с входом разрешения записи вычитающего счетчика 7 импульсов, с входами установки нуля делителей 1, 5, и 6 частоты, а также с входами записи единицы реверсивного счетчика

3 импульсов и регистра 4 хранения.

Шины 12 кода постоянного числа подключены к соответствующим установочным входам вычитающего счетчика 7 импульсов.

Элементы устройства по второму варианту связаны следующим образом.

Шина 9 опорной частоты подключена к счетному входу управляемого делителя 5 частоты, выход которого соединен с вычитающим входом счетчика 7 импульсов и счетным входом делителя 1. Выход делителя 1 соединен с управляющим входом регистра 4 хранения и с входом элемента 2 задержки, выход которого связан с вычитающим реверсивным входом счетчика 3 импульсов, выходы которого соединены с соответствующими входами регистра 4 хранения и делителя 6 частоты. Входы делителя частоты 5 подключены к выходам регистра 4 хранения. Выходы вычитающего счетчика 7 импульсов подключены к первым входам блока 8 совпадения кодов, на вторые входы которого подается код выходной частоты по шине 11, а выход блока 8 соединен с входом разрешения записи счетчика 7 импульсов, с выходной

1084982 шиной с входами установки нуля делителей частоты 1, 5 и 6, со входом записи числа "1О" реверсивного счетчика 3 импульсов и входом записи единицы регистра 4 хранения. Шины 12 кода постоянного числа подключены к соответствующим установочным входам вычитающегo HM пульсов.

Преобразователь по первому варианту работает следующим образом.

В момент поступления очередного импульса на шину 10 выходной частоты делители 1, 5 и 6 частоты устанавливаются в ноль, в счетчик по шинам 12 записывается начальное число, например 2000, в регистр 4 и счетчик 3 записывается код единицы.

Длительность указанных операций, выполняемых одновременно, не превышает периода опорной частоты, после чего начинается очередной цикл формирования периода выходной частоты: на первом шаге Л t суммарный коэффициент делителей 5 и 6 частоты равен единице и код в вычитающем счетчике 7 импульсов понижается с

2000 до 1000. На втором шаге Dt c вь|хода делителя 1 частоты поступает импульс, переписывающий код еди ницы иэ реверсивного счетчика 3 импульсов в регистр 4 и добавляющий в счетчик 3 единицу, в результате чего суммарный коэффициент деления делителей 5 и 6 становится равным (n-1)n=n -n=2 -2=2, где п — номер

2 шага, и код в счетчике 7 уменьшается на втором шаге до 5000. Процесс уменьшения кода в счетчике 7 продолжается до тех пор, пока он не станет равным коду частоты, установленному на вторых входах блока 8 совпадения кодов. В этот момент времени на выход блока 8 поступает импульс, которым завершается формирование очередного периода выходной частоты и узлы устройства устанавливаются, как описано, в исходное положение.

Изменение кода в счетчике 7 связано с изменением параметров узлов устройства и текущим временем, отсчитываемым от начала очередного периода следующим образом:

N, 0 1 2 3

4Л-, 1000 500 166 126

М 2000 1000 500 333 250

K 2 -2 3 -3 4 -4 5 -5

5-ь

0 1 2 3 4 5 где Ng — число в счетчике 3; AN> изменение кода в счетчике 7; N — текущее значение числа в счетчике 7;

К 5. — суммарный коэффициент деления делителей 5 и 6; t ° — текущее время от начала очередного периода.

Из примера видно, что в момент равенства числа в счетчике 7 заданному на шинах 11 коду частоты на шину 10 выходной частоты поступает импульс с периодом, соответствующим заданной частоте.

При изменении кода преобразуемой

20 частоты изменение формируемого периода происходит немедленно,т.е. устройство обладает хорошими динамическими свойствами, что позволяет выполнить его в виде законченного функциональ25 ного модуля (например, в стандарте

KAMAK или ГСП), сопрягаемого с любым устройством цифровой автоматики.

В первом варианте погрешность преобразователя меньше в области малых значений частоты. При необходимости формирования высоких значений частоты предпочтительно использовать преобразователь по второму варианту, так как в первом случае уз35 лы ломаной, реализуемой устройством, распопагаются с равным по величине шагом по времени, а во втором варианте — с равным по величине шагом по частоте.

Преобразователь по второму варианту работает следующим образом.

В момент поступления очередного импульса на выходную шину 10 делители 1, 5 и 6 устанавливаются в ноль, в счетчик 7 по шинам 12 записывается начальное число, например, 1100 Гц, в регистр 4 — единица, в ° счетчик 3 — также число 10. Длительность одновременно, выполняемых

50 операций не превышает периода опорной частоты, после чего начинается формирование очередного периода выходной частоты, на первом шаге коэффицйент деления делителей 5 и 6 равен десяти и за время 1000 мкс (при опорной частоте 10 Гц) код в счетчике 7 уменьшается до 1000 Гц, а на выход делителя 1 поступает один "

1084982 8 в счетчике 7 уменьшится на 100 Гц за время 111 мкс, т.е. для текущего значения времени 1t11 мкс соответствует код 900 Гц в счетчике 7.

Изменение кода в счетчике ? связано с параметрами узлов и текущим временем, отсчитывающим от начала очередного периода, следующим образом:

%-e 100

500

600

700

800

900

N 1100

1000

8 -8

100

6 -6

100

7г

100

9г -9

100 I0 -10

5-6 10

100

1666

2000

1000

1430

1250

1111

Теперь допустим, что задан код выходной частоты 500 Гц. Результат интегрирования сравнивается с заданным кодом в момент времени, отстоящий от начала формируемого периода на 2000 мкс, а благодаря расположению изломов с шагом 3F погрешность в области малых значений периода мала. импульс, по которому в регистр 4 записывается число 10 из счетчика 3, после этого содержимое счетчика 3 уменьшается на единицу. На втором mare коэффициент передачи делителей 5 и 6 равен в результате чего код

Технико-экономический эффект предлагаемого преобразователя кода в частоту повторения импульсов по

I обоим вариантам заключается в повышении быстродействия и улучшении динамических характеристик по сравне25 нию с известными устройствами, что делает предпочтительным его использование в устройствах цифровой автоматики и измерительной техники, в частности в программно-управляемом генераторе тестовых сигналов для автоматизации контроля специализированной АСУТП.

1084982

Составитель В. Войтов

Редактор Н. Бобкова Техред М.Кузьма Корректор А. Ференц

Заказ 2035/53 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4