Преобразователь временного интервала в двоичный код

 

ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕННОГО ИНТЕРВАЛА В ДВОИЧНЫЙ КОД, содержа1ЦИЙ генератор импульсов, h-разрядный счетчик, элемент И, триггер,единичный вход которого подключен к входу Начало временного интервала устройства, а нулевой вход - ко входу Конец временного интервала устройства, причем единичный выход триггера подключен к первому входу элемента И, выход которого соединен со счетным входом п-разрядного счетчика,отличающийся тем, что, с целью расширения функциональных возможностей путемрасширения диапазона преобразования временных интервалов в двоичный .код при ограниченной разрядности п преобразования путем формирования двоичного п -разрядного кода в форме плавающей запятой, в него введены ЦТ-разрядный счетчик, группа из т+1 элементов И, элемент задержки, элемент ИЛИ, (т+1)-разрядньй сдвигающий регистр, шифратор, выход которого является выходом порядка числа устройства, а входы подключены к выходам (т+1)-разрядного сдвигающего регистра и соответственно к первым входам элементов И группы, второй вход первого элемента И группы соединен с входом m-разрядного счетчика, выходы разрядов которого соединены соответственно с ВТОРЫМИ входами остальных элементов И группы, счетный вход m -раза S рядного счетчика соединен с выходом генератора импульсов, а вход (Л сброса соединен с вторым вхЬдом элемента И и выходом элемента ИЛИ, tn+1 входов которого соединены с выходами элементов И группы, вход Начало временного интервала устройства соединен с входами начальной установки (т+1)-разрядного сдвигающего регист00 С5 ра и сброса в нуль h-разрядного счетчика, выход h-го-разряда кото4 00 рого соединен с входом управления сдвигом (т+1)-разрядного сдвигающего регистра и входом элемента задержки , выход которого соединен с входом п-го разряда п-разрядного счетчика, выходы разрядов которого образуют выход мантиссы числа устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙ (21) 3537924/18-24 (22) 11.01.83 (46) 15.04.83, Бюл. М - 14 (72) В.И. Жеребятьев и В.Д. Козюминский (53) 681.325 (088.8) (56) 1. Авторское. свидетельство СССР

Р 631913, кл. С 06 F 5/02, 1978.

2. Гитис Э.И. Пискулов Е.А. Аналого-цифровые преобразователи", M., Энергоиздат, 1981, с ° 141, рис. 4-1а (прототип). (54)(57) ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕННОГО

ИНТЕРВАЛА В ДВОИЧНЫЙ КОД, содержащий генератор импульсов, п -разрядный счетчик, элемент И, триггер,единичный вход которого подключен к входу "Начало временного интервала" устройства, а нулевой вход — ко входу "Конец временного интервала" устройства, причем единичный выход триггера подключен к первому входу элемента И, выход которого соединен со счетным входом и -разрядного счетчика, отличающийся тем, что, с целью расширения функциональных возможностей путем расширения диапазона преобразования временных интервалов в двоичный код при ограниченной разрядности п преобразования путем формирования двоичного и --разрядного кода в форме плавающей запятой, в него введены

„„SU„„1 086430 A о-разрядный счетчик, группа из п +1 элементов И, элемент задержки, элемент ИЛИ, (а+1)-разрядный сдвигающий регистр, шифратор, выход которого является выходом порядка чис- ла устройства, а входы подключены к выходам (а+1)-разрядного сдвигающего регистра и соответственно к первым входам элементов И группы, второй вход первого элемента И б группы соединен с входом rn -разрядного счетчика, выходы разрядов которого соединены соответственно с вторыми входами остальных элементов И группы, счетный вход rn --разрядного счетчика соединен с выходом генератора импульсов, а вход сброса соединен с вторым входом элемента И и выходом элемента ИЛИ, tn +t входов которого соединены с выходами элементов И группы, вход "Начало временного интервала" устройства соединен с входами начальной установки (tn+1)-разрядного сдвигающего регистра и сброса в нуль и -разрядного счетчика, выход и -ro-разряда которого соединен с входом управления сдвигом (m+1)-разрядного сдвигающего регистра и входом элемента задержки, выход которого соединен с входом n --ro разряда и -разрядного счетчика, выходы разрядов которого образуют выход мантиссы числа устройства, 35

55

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в цифровых системах управления и контроля.

Известен преобразователь времен ного интервала в двоичный код, содержащий генератор эталонной частоты, счетчик импульсов, элемент И,триггер управления и блок округления результата измерения 1 .

Недостатком устройства является узкий диапазон измеряемых интервалов.

Наиболее близким по технической сущности к пр длагаемому. является преобразователь интервалов времени в двоичный код, содержащий генератор импульсов эталонной частоты, элемент И, триггер управления, двоичный счетчик импульсов, причем выход генератора импульсов эталонной частоты подключен к первому входу элемента И, второй вход которого соединен с выходом триггера управления, единичный и нулевой входы которого подключены к входам

"Начало" и "Конец" устройства, выход элемента И подключен к суммирующему входу двоичного счетчика, выход которого является выходом устройства 521.

Однако такой преобразователь также не обеспечивает преобразования временных интервалов в широком диапазоне и обладает неодинаковой относительной точностью преобразования по всему диапазону временных интервалов.

Цель изобретения — расширение функциональных возможностей путем расширения диапазона преобразования временнык интервалов в двоичный код при ограниченной разрядности и преобразования путем формирования двоичного и -разрядного кода в форме с плавающей запятой.

Указанная цель достигается тем, что в преобразователь временного интервала в двоичный код, содержа- щий генератор импульсов, и --разрядный счетчик, элемент И,триггер, единичный вход которого подключен к входу "Начало временного интерваll ла", а нулевой вход — к входу Конец временного интервала", единичный выход триггера подключен к первому входу элемента И, выход которого соединен со счетным входом п -раз86430 2 рядного счетчика, введены m -разрядный счетчик, группа из п +1 элементов И, элемент задержки, элемент

ИЛИ, (m+1)-разрядный сдвигающий ре5 гистр, шифратор, выход которого является выходом порядка числа устройства, а входы подключены к выходам (m+1)-разрядного сдвигающего регистра и соответственно к первым входам элементов И группы, второй вход первого элемента И группы соединен с входом tn --разрядного счетчика, выходы разрядов которого соединены соответственно с вторыми входами остальных элементов И группы, счетный вход а -разрядного счетчика соединен с выходом генератора импульсов, а вход сброса соединен с вторым входом элемента И и выходом элемента ИДИ, п +1 входов которого

1 соединены с выходами элементов И группы, вход "Начало временного интервала" устройства соединен с входами начальной установки (m+1)-разрядного сдвигающего регистра и сброса в нуль и --разрядного счетчика, выход n -ro разряда которого соединен с входом управления сдвигом (в+1)-разрядного сдвигающего регистра и входом элемента задержки, выход которого соединен с входом n --ro разряда и -разрядного счетчика, выходы разрядов которого образуют выход мантиссы числа устройства.

На чертеже представлена функциональная схема преобразователя временного интервала в двоичный код.

Схема содержит триггер 1, гене40 ратор 2 импульсов, tq -разрядный счетчик 3, (m+1)-разрядный сдвигающий регистр 4, группу 5 элементов И, элемент 6 ИЛИ, элемент 7 И, и-разрядный счетчик 8, элемент 9

45 задержки, шифратор 10, входы 11 "Начало временного интервала" и 12

"Конец временного интервала", выходы мантиссы 13 и порядка 14 двоичного кода. Преобразователь работает следующим образом.

С поступлением импульса "Начало временного интервала" на вход 11 и- разрядный счетчик 8 обнуляется, все триггеры (щ+1)-разрядного сдвигающего регистра 4, за исключением нулевого, устанавливаются в нулевое

3 1086 сост ояние, а триггер нулевого разряда tn -разрядного сдвигающего регистра 4 и триггер 1 устанавливаются в единичное состояние.

Импульсы с генератора 2 импульсов через первый элемент И группы S u элементы 6 ИЛИ и 7 И поступают на вход п -разрядного счетчика 8 и подсчитываются им. Эти же импульсы поступают на rn -разрядный счетчик

3, который также считает их. Единичные значения последующих разрядов т -разрядного счетчика поступают на входы оставшихся элементов И группы 5, которые в это время закрыты нулевыми значениями остальных разрядов (р +1)-разрядного сдвигающего регистра 4. Если в это время поступает импульс "Конец временного интервала"на вход 12, то триггер 1 устанавливается в нулевое состояние, элемент 7И закрывается, счет прекращается, и с и -разрядного счетчика 8 на выходе 13 снимается код мантиссы числа а с шифратора 10 на выходе .7

14 — код нулевого порядка, Если же временной интервал продолжительный, то происходит переполнение Р -разрядного счетчика 8.Импульс переполнения с h --го разряда h --раз- 30 рядного счетчика 8 поступает на сдвигающий вход регистра 4 и устанав-, ливает единицу в следующем (первом) разряде и нуль в предыдущем (нулевом) разряде ° Этот же импульс через элемент задержки 9 поступает на вход

35 старшего разряда и -разрядного счетчика 8 и устанавливает его в единицу. Импульсы эталонной частоты че430 4 рез rn -разрядный счетчик 3, второй элемент И группы 5 и элементы 6 ИЛИ, 7 И поступают на вход и --разрядного счетчика 8 с частотой, умноженной на коэффициент 1/2, а на счетчике 8 формируется число, равное текущей длительности интервала с коэффициентом

1/2. На каждом втором такте гп -разрядный счетчик 3 обнуляется импульсом с элемента 6 ИЛИ. На протяжении первого цикла и --разрядного счетчика

8 шифратор формирует порядок числа 1.

Если же и в этом цикле h --разрядный счетчик 8 переполняется, то в (tn+1)разрядном регистре 4 устанавливается код 0010...0, что соответствует порядку 2, а счетчик 8 заполняется импульсами с частотой умноженной на

l коэффициент 2 число на счетчике

8 равняется значению интервала с .коэффициентом 2 2 и т.д.

С приходом импульса "Конец временного интервала" на вход 12 триггер 1 переходит в нулевое состояние, элемент 7 И закрывается, и счет импульсов h †.разряднЫм счетчиком 8 прекращается. Мантисса числа снимается с выходФ 13, а порядок — с выхода 14.

Такая структура преобразователя позволяет получить на выходе двоичный код, представленный в форме плавающей запятой, что значительно сокращает разрядную сетку при преобразовании больших интервалов и обеспечивает прибилизительно постоянную относительную погрешность преобразования по всему диапазону измеряемых величИн.

ВНИИПИ Заказ 2243/46 Тираж 699 Подписное филиал ППП "Патент", г. Ужгород, ул.Проектная,4