Устройство для обработки статистических данных о работе аппаратуры вычислительных машин и систем

 

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СТАТИСТИЧЕСКИХ ДАННЫХ О PABOTO АИПАР АТУШ ВЫЧИСЛИТЕЛЬНЫХ МАШИН И СИСТЕМ, содержащее блок приема сигналов установления связи, блок ана .лиза команд канала, блок приема адреса , блок приема сигналов передачи абонентом байта состояния, блок приема .сигналов окончания операции ввода - вывода, первые и вторые входы которых соединены соответственно с первым и вторым управляющими входами устройства, третий вход блока анализа команд канала соединен с первым информационным входом устройства, третий вход блока приема адреса и первый вход блокаанализа основного байта состояния соединены с вторым информационным входом устройства, выход дешифратора соединен с первьм входом блока памяти , отличающее с я тем, что, с целью сокращения затрат обо- : рудования, оно содержит блок приема уточненных байтов состояния, блок управления регистрацией, блок счетчиков ошибок, блок переполнения и блок вьшода информации об ,i2Ci :, ошибках, причем первый выход блока прИ1ема сигналов установления связи соединен с четвёртым входом блока анализа команд канала, пятый вход которого, третий вход блока приема сигналов установления связи , четвертьй вход блока приема адреса и первьй вход блока приема уточненных байтов состояния соединены с первьм выходом блока приема сигналов окончания операций вводавывода , второй выход блока приема сигналов установления связи соединен с пятым входом блока приема адреса , с третьим входом блока приема сигналов передачи абонентом байш та состояния, с первьм входом блока управления регистрацией, третий выход блока приема сигналов установления связи соединен с шестым входом блока приема адреса и с вторым входом блока анализа основного байVa состояния, первый выход блока анализа Команд канала соединен с чето вертым входом блока приема сигналов 00 О) передачи абонентом байта состояния и с третьими входами блока анализа 4аь основного байта состояния и блока СО СР приема сигналов окончания операции ввода-вывода, а второй выход соединен с четвертым входом блока приема сигналов окончания операций ввода-вывода и с вторым входом блока приема уточненных байтов состояния, третий вход ifOToporo соединен с вторым информационным входом устройства, выход блока приёма адреса соединен с вторым входом ,блока управления регистрацией, первый выход блока приема сигналов передачи абонентом байта состояния соединен с четвер

СОЮЗ СОВЕТСКИХ

NUWIM05H

РЕСПУБЛИК

„,Я0.„1О86439

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCH0MY СВИДЕТЕЛЬСТВУ (2 1) 3509869/18-24 (22) 09.11.82 (46) 15.04.84. Бюл. Ф 14 (72) А.В.Грибов, М.А.Волкова, А.Г.Григорцевский, В.М.Доронин, А.П.Карев и Т.А.Фоменко (53) 681.326.7(088.8) (56) 1 . Авторское свидетельство СССР

Ф 978155, кл. G 06 F 15/36, 1981.

2. Патент США Ф 4166290, кл. 364-200, кл. G 06 F 11/00, 1979 (прототип).. (54)(57) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ

СТАТИСТИЧЕСКИХ ДАННЫХ О РАБОТЕ АП- .

IIAPATYPM ВЫЧИСЛИТЕЛЬНЫХ МАШИН И

СИСТЕМ, содержащее блок приема сигналов установления связи, блок ана,лиза команд канала, блок приема адреса, блок приема сигналов передачи абонентом байта состояния, блок приема .сигналов окончания операции ввода — вывода, первые и вторые входы которых соединены соответственно с первьи и вторьи управляющими входами устройства, третий вход блока анализа команд канала соединен с первым информационным входом устройства, третий вход блока приема адреса и первый вход блока анализа основного байта состояния соединены с вторым информационным вхо-: дом устройства, выход дешифратора соединен с первьач входом блока памяти, о т л и ч а ю щ е е с я тем, что, с целью сокращения затрат обо-: рудования, оно содержит блок приема уточненных байтов состояния, блок управления регистрацией, блок счетчиков ошибок, блок переполнения и блок вывода информации об ошибках, причем первый выход блока приема сигналов установления связи соединен с четвертым входом блока анализа команд канала, пятый вход которого, третий вход блока приема сигналов установления связи, четвертый вход блока приема адреса и первый вход блока приема уточненных байтов состояния соединены с первым выходом блока приема сигналов окончания операций ввода— вывода, второй выход блока приема сигналов установления связи соединен с пятым входом блока приема адреса, с третьим входом блока приема сигналов передачи абонентом байта состояния, с первым входом блока управления регистрацией, третий выход блока приема сигналов установления связи соединен с шестым входом блока приема адреса и с вторым входом блока анализа основного байта состояния, первый выход блока ана лиза команд канала соединен с четвертым входом блока приема сигналов передачи абонентом байта состояния и с третьими входами блока анализа основного байта состояния и блока приема сигналов окончания .операции ввода-вывода, а второй выход соединен с четвертым входом блока приема сигналов окончания операций ввода-вывода и с вторым входом блока приема уточненных байтов состояния, третий вход которого соединен с вторым информационным входом устройства, выход блока приема адреса соединен с вторым входом, блока управления .регистрацией, первый выход блока приема сигналов передачи абонентом байта состояния соединен с четвер1086439 тыми входами блоков анализа основного байта состояния и нрнема уточненных байтов состояния, второй выкод соединен с пятым входом блока приема уточненных байтов состояния, третий выкод соединен с пятым входом блока анализа основного байта состояния четвертый выход.подключен к третьему входу блока управления регистрацией, выход блока анализа основного байта состояния соединен с пятым входом блока приема сигналов окончания операций вводавывода и с четвертым входом блока. управления регистрацией, Мятый, шестой, седьмой и восьмой входы которого соединены соответственно с вторым и третьим выходами блока приема сигналов окончания операции ввода-вывода и с первым и вторым выходами блока вывода информации об ошибках, выходы блока управ. ления регистрацией с первого по десятый соединены соответственно с управляющими входами блока приема уточненных байтов состояния, блока памяти, блока счетчиков ошибок, блока вывода информации об ошибках, дешифратора и блока переполнения, информационный вход блока переполнения подключен к первому выходу блока счетчиков ошибок, первый и второи входы которого соединены соответственно с выкодами блока памяти и блока приема уточненньпс байтов состояния, второй выход блока счетчиков ошибок соединен с вторьм входом блока памяти и с информационным входом блока вывода информации об ошибках, причем блок приема сигналов установления связи содержит элементы И, ИЛИ, триггеры и генератор одиночных импульсов, вход которого соединен с выходом элемента ИЛИ, а выход является вторым выходом блока, выход элемента ИЛИ подключен к третьему выходу блока, входы элемента ИЛИ соединены соответственно с выходами первого и второго триггеров, выход первого триггера подключен к второму выходу блока, первые входы первого и второго триггеров соединены соответственно с выходами первого и второго с элементов И, вторые входы подключены к третьему входу блока, первый и второй входы первого элемента И и первый вход второго элемента И сое динены с первым входом блока, второй вход которого подключен к третьему входу первого элемента И и к второму и третьему входам второго элемента И, блок анализа команд канала содержит триггер, схему сравнения, узел набора кодов, элемент И, группу элементов И, причем первые входы элементов И группы подключены к третьему входу блока, вторые входы соединены с выходом элемента И, выходы группы элементов И и выходы узла набора кодов соединены соответственно с входами схемы сравнения, выход которой подключен к первому входу триггера, второй вход которого является пятым входом блока, первый и второй выходы триггера являются соответственно первым и вторым выходами блока, входы элемента И являются соответственно первым, вторьм и четвертым входами блока,. блок приема сигналов передачи абонентом байта состояния содержит элементы И, HP. и элемент ИЛИ, причем выход элемента ИЛИ является третьим выходом блока, входы элемента ИЛИ подключены соответственно к выходам первого и второго элементов И и к третьему входу блока, выходы третьего и четвертого элементов И подключены соответственно к второму и первому выходам блока, входы пятого элемента И соединены соответственно с выходом третьего элемента И и с четвертым входом блока, выход пятого элемента И является четвертым выходом блока, первый вход блока соединен с входами первого, второго и третьего элементов НЕ, с первыми входами первого и третьего элементов И, с первым и вторым входами второго элемента И, второй. вход блока соединен с вторым и третьим входами первого элемента И, с первым и вторим входами четвертого элемента И, с третьим входом второго элемента И и с вторым входом третьего элемента И, третий вход которого подключен к выходу третьего элемента НЕ, третий и четвертый входы четвертого элемента И соединены соответственно с выходами первого и второго элементов НЕ, блок анализа основного байта состояния содержит два элемента И и триггер, причем выход триггера является выходом блока, первый вход первого элемента И является первыч входом блока, второй, 1086439 третий и четвертый входы которого соединены соответственно с входами второго элемента И, выход. которого подключен к второму входу первого элемента И, выход которого соединен с первым входом триггера, второй вход которого является пятым входом, блока, блок приема сигналов окончания операции ввода-вывода содержит ,элемент И, ИЛИ,НЕ, задержки, причем первый вход блока соединен с входом первого элемента НЕ с первыми входаI ми первого, второго и третьего элементов И, второй вход блока подключен к входу второго элемента НЕ, выход которого соединен с вторыми

:входами первого, второго и третьего элементов И, третьи входы которых подключены к выходу. первого элемента НЕ, выход первого элемента И подключен к первым входам четвертого и пятого элементов И, выходы второго и третьего элементов И соединены соответственно с первым и вторым

:входайи первого элемента ИЛИ, второй вход четвертого элемента И соединен с третьим входом блока, выход четвертого элемента И соединен с третьим входом первого элемента ИЛИ и с первым входом шестого элемента И, второй вход которого соединен с пятым входом блока, второй вход пятого элемента И является четвертым входом блока, выход шестого элемента И соединен с первым входом второго .элемента ИЛИ, выход которого .является вторым выходом блока, выход пятого элемента И подключен к третьему выходу блока, к второму входу второго элемента ИЛИ и к входу элемента задержки, выход которого подключен к четвертому входу первого .элемента ИЛИ, выход которого являетея первым выходом блока, блок управления регистрацией содержит элементы И, ИЛИ, НЕ, триггеры, группы элементов И, регистр, сдвигающие регистры и генератор тактовьщимпульсов, причем выход генератора тактовых импульсов подключен к входу элемента НЕ и к первым входай. первого и второго элементов И, выход

l первого .элемента И соединен с входом i первого сдвигающего регистра, второй вход первого элемента И и первые входы элементов И первой группы соединены с выходом первого триггера, второй выход которого подключен к второму входу второго элемента И, третий вход которого соединен с первым выходом второго триггера, выход второго элемента И подключен к..входу второго сдвигающего регистра, второй выход второго триггера соединен с первым входом третьего элемента И, второй и третий входы которого подключены соответственно к выходу эле. мента НЕ и к седьмому входу блока, входы второго триггера соединены соответственно с пятым входом блока и с первым выходом второго сдвигающего регистра, выходы которого с второго по шестой подключены соотвественно к входам первого элемен та ИЛИ, выход которого подключен

I к первым входам элементов И второй .группы, выходы которых и выходы элементов И первой группы являются десятым выходом блока, вторые входы элементов И первой группы соединены, с восьмым входом блока, первый и второй входы первого триггера соединены соответственно с первым выходом первого сдвигающего регистра и с выходом третьего элемента И, входы четвертого элемента И соединены с третьим и четвертым входами блока, входы второго элемента ИЛИ соединены с третьим и шестым входами блока, вькод четвертого элемента И подключен к первому входу третьего триггера, второй вход .третьего триггера и первая группа входов регистра соединены с выходом третьего элемента ИЛИ, выход третьего триггера является пятым выходом блока, выход второго элемента ИЛИ подключен к первым входам элементов И третьей группы, вторые входы которых соединены с вторым входом блока, выходы элементов И третьей группы соединены с второй группой входов регистра, выходы которого подключены соответственно к вторым входам элементов И второй -группы, первый вход блока подключен к первому входу третьего элемента И, второй вход которого и первый выход блока соединены с седьмьм выходом второго сдвигающего регистра, второй, третий, четвертый, пятый и шестой высоды которого соединены соответственно с первьии входами четвертого и пятого элементов ИЛИ, с седьмым, третьим и четвертым выходами блока, второй выход первого сдвиганице1086439

15 го регистра соединен с восьмым вы ходом блока и с вторым входом чет вертого элемента ИЛИ, выход которого является шестым выходом блока, третий и четвертый выходы первого сдвигающего регистра соединены соответственно с девятым выходом блока и с вторым входом пятого элемента ИЛИ, выход которого является вторым выходом блока, блок переполнения соГ держит триггер, усилитель, звуковой сигнализатор, группу элементов И, регистры, индикатор и элемент коммутации, причем выход элемента коммутации подключен к первому входу триггера и к первым входам регистров, вторые входы которых соединены соответственно с выходами группы элементов И, первые входы которых соединены с управляющим входом блока, а вторые входы подключены к информационному входу блока, выходы регистров подключены соответственно к входам дешифратора, выходы которого подключены соответственно к входам ,индикатора, второй вход триггера соединен с информационным входом блока, выход триггера через усилитель .подключен к входу звукового сигнализатора, блок приема уточненного байта состояния содержит группы элементов И, регистры, элементы ИЛИ, Изобретение относится к вычислительной технике и может быть использовано для сбора и первичной обработки статистических данных о работе периферийных устройств электронно-вычислительных машин (ЭВИ), информационно-вычислительных систем, автоматизированных систем управления, вычислительных центров в процессе их эксплуатации и испытаний.

Известно устройство, содержащее .блок ввода данных, узел регистрации временной диаграммы, блок управления, блок приема, блок буферной памяти и блок коммутации, Данное устройство позволяет собирать и обрабатывать данные о работе аппаратуры вычислительных машин 1 1. элемент И, сдвигающий регистр и генератор одиночных импульсов, причем выход генератора одиночных импульсов подключен к первому входу элемента ИЛИ и к первому входу сдвигающего регистра, второй вход которого соединен с выходом элемента И, вход генератора одиночных импульсов и перsrtA вход элемента И подключены к второму входу блока, второй вход элемента И соединен с пятым входом блока, второй вход элемента ИЛИ яв-, ляется управляющим входом блока, группа входов сдвигающего регистра соединена с первым входом блока, выходы сдвигающего регистра соединены соответственно с первыми входами элементов И первой группы, вторые входы которых подключены к четвертому входу блока, первые входы элементов И каждой группы, начиная с второй, соединены с третьим входом блока, вторые входы подключены к выходу сооответствующего элеменга И первой группы, выходы элементов И каждой группы, начиная с второй, подключены к первой . группе входов соответствующего регистра, вторая группа входов каждого регистра соединена с выходом элемента ИЛИ, выходы регистров являются выходом блока.

Недостатком этого устройства является необходимость создания в электрических цепях контролируемых устройств специальных контрольных точек и установки при необходимости в этих точках специальных датчиков, а также прокладки дополнительных измерительных кабелей от этих контрольных точек и датчиков к устройству контроля, что усложняет аппаратурную реализацию устройств.

Наиболее близким к изобретению по технической сущности и достигаемому результату является система контроля вычислительных машин, содержащая последовательно соединенные модуль сопряжения с каналом

3 108 ввода-вывода, модуль сбора информации и счетно-решающее устройство.

Модуль сопряжения с каналом предназначен для приема из канала ввода-вывода данных, адресов, команд и информации о состоянии и содержит шесть входных детекторов (блоки приема) последовательностей этапов прохождения операций ввода-вывода, селектор данных, входной регистр

10 и генератор кодов событий. Модуль сбора информации осуществляет селекцию информации, относящейся к конкретному периферийному устройству и формирование по каждому периферийному устройству информационных паке15 тов и содержит восемь приемных регистров, буферный регистр данных, счетчик байтов данных, блок контроля четности, запоминающее устройство для хранения информационных пакетов, 20 регистры адресов считывания и записи, блок контроля запоминающего устройства, регистры адреса, команд и состояния, дешифратор команд,.

25 входной транслятор, блок сравнения и управления, выходной блок со схемой управления и контроля, счетчик выходных записей, регистры адреса и состояния модуля сбора информации.

Кроме того, модуль сбора информации содержит блоки управления, с помощью которых задаются адреса контролируемых периферийных устройств, а также типа контролируемых параметров и/или зоны регистрируемых данных. Счетнорешающее устройство ведет обработку полученных данных. В качестве последнего может быть использована ЭВМ или микропроцессор. Рассмотренная. система может осуществлять сбор и обработку статистических данных о работе периферийных устройств, не затрачивая на их выполнение ни ресурсов оборудования, ни рабочего . времени контролируемой ЭВМ Г2 3. 4

Недостатком данной системы является некоторая сложность аппаратурных решений, возникаемая из-за мно- гоцелевого назначения системы контроля и разрыва во времени процессов регистрации и обработки информации.

Цель изобретения — сокращение затрат оборудования.

Поставленная цель достигается тем, что устройство, содержащее блок приема сигналов установления связи, блок анализа команд канала, 6439 4 блок приема адреса, блок приема сигналов передачи абонентом байта состояния, блок приема сигналов окончания операции ввода-вывода, первые и вторые входы которых соединены соответственно с первым и вторым управляющими входами устройства, третий вход блока анализа команд канала соединен с первым информационным входом устройства, третий вход блока приема адреса и первый вход блока анализа основного байта состояния соединены с вторым информационным входом устройства, выход дешиф ратора соединен с первым входом блока памяти, содержит блок приема уточненных байтов состояния, блок управления регистрацией, блок счетчиков ошибок, блок переполнения и блок вывода информации об ошибках, причем первый выход блока приема сигналов установления связи соединен с четвертым входом блока анализа команд канала, пятый вход которо

:го, третий вход блока приема сигнаI .лов установления связи, четвертый вход блока приема адреса и первый вход блока приема уточненных байтов состояния соединены с первым ,выходом блока приема сигналов окон чания операцией ввода-вывода, второй выход блока приема сигналов установления связи соединен с пятым входом блока приема адреса, с третьим входом блока приема сигналов передачи абонентом байта состояния, с первым входом блока управления регистрацией, третий выход блока приема сигналов установления связи соединен с шестым входом блока приема адреса и с вторым входом блока анализа основного байта состояния, первый выход блока анализа команд канала соединен с четвертым входом блока приема сигналов передачи абонентом байта состояния и с третьими входами блока анализа основного байта состояния и блока приема сигналов окончания операции ввода-вывода

Э а второй выход соединен с четверым входом-блока приема сигналов окончания операций ввода-вывода и с вторым входом блока йриема уточненных байтов состояния, третий вход которого соединен с вторым информационным входом устройства, выход блока приема адреса соединен с вторым входом блока управления регистрацией, первый выход блока приема сигна108б

S лов передачи абонентом байта сос" тояния соединен с четвертыми входами блоков анализа основного байта состояния и приема уточненных байтов состояния, второй выход соединен с пятым входом блока приема уточненных байтов состояния, третий выход соединен с пятым входом блока анализа основного байта состояния, четвертый выход подключен к третьему входу блока управления регистрацией, вьиод блока анализа основного. байта состояния соединен с пятым входом блока приема сигналов окончания

Ф операций ввода-вывода и с четвертым входом блока управления регистрацией пятый, шестой, седьмой и восьмой входы которого соединены соответственно с вторым и третьим выходами блока приема сигналов окончания

20 операции ввода-вывода и с первым и вторым выходами блока вывода информации об ошибках, выходы блока управления регистрацией с первого по десятый соединены соответственнс с управляющими входами блока приема уточненных байтов состояния, блока памяти, блока счетчиков ошибок, блока вывода информации об ошибках,. дешифратора и блока переполнения, информационный вход блока переполнения подключен к первому выходу блока счетчиков ошибок, первый и второй входы которого соединены соответственно с выходами блока памяти и блока приема уточненньи

35 байтов состояния, второй выход блока счетчиков ошибок соединен с вторьы входом блока памяти и с информационным входом блока, вывода ин40 формации об ошибках, причем блок приема сигналов установления связи содержит элементы И, ИЛИ, триггеры и генератор одиночных импульсов, вход которого соединен с выходом

45 элемента ИЛИ, а выход является вторым вьиодом блока, выход элемента ИЛИ подключен к третьему выходу блока, входы элемента ИЛИ соединены соответственн с выходами первом

ro и второго триггеров, выход первого триггера подключен к второму вы-, ходу блока, первые входы. первого и второго триггеров соединены соответственно с выходами первого и второго элементов И, вторые входы подключены к третьему входу блока, первый и второй входы первого элемента И и первый вход второго элемента И соеди439 6 иены с первым входом бавка, второй вход которого подключен к ауФтьему входу первого элемемже 5 и к второму и третьему входам второго элемента И, блок анализа команд канала содержит триггер, схему сравнения, узел набора кодов, элемент И, группу элементов.И, причем первые вкоиы элементов И группы подключены к третьему входу блока, вторые входМ вЂ” соединены с выходом элемента И, выходы группы элементов И и выходы узла набора кодов соединены соответственно с входами схемы сравнения, выход которой подключен к первому входу триггера, второй вход которого является пятым, входом блока, первь!й и второй вьиоды триггера являются соответственно первым и вторым выходами блока, входы элемента И являются соответственно первым, вторым и четвертым входами блока, блок приема сигналов передачи абонентом бай- та состояния содержит элемййты И, НЕ и элемент ИЛИ, причем вьиод элемента ИЛИ является третьим выходом блока, входы элемента ИЛИ йодключены соответственно к вьМод®м первбго и второго элементов И и к третьему входу блока, вьиоды третьего и четвертого элементов И подключены соответственно к второму и первому выходам блока, входы пятого элемента И соединены соответственно с выходом третьего элемента И и с четвертым входом блока, вьиод пятого элемента И является четвертым выходом блока, первый вход блока соединен с входами первого, второго и третьего элементов НЕ, в первыми входами первого и третьего элементов И, с первьи и вторым входами второго эле-. мента И, второй вход блока соединен с вторым и третьим входами первого элемента И, с первым и вторым входами четвертого элемента И, с третьим входом второго элемента И и с вторым входом третьего элемента И, третий вход которого подключен к выходу третьего элемента НЕ, третий и четвертый входы четвертого элемента И соединены соответственно с выходами первого и второго элементов НЕ, блок анализа основного байта состояния в устройстве содержит два элемента И и триггер, причем выход триггера является вьиодом блока, первый вход первого элемента И является первым входом блока, второй, третий

7 -1 086439 8 и четвертый входы которого соеди- первому входу второго элемента И, иены соответственно с входами вто- третий вход кот од которого соединен с рого элемента И, выход которого пад" первым выходом второго триггера, выключен к второму входу первого эле- ход второго элемента И подключен мента И, выход которого соединен ., к входу второго сдвиг

5 сдвигающего регистс первым входом триггера, второй ра второй выход вт

Э выход второго триггера вым входам третьего вход которого является пятьи входом . соединен с первым вх блока, блок приема сигналов окон- элемента И второй и третий

Э третин входы чания операций ввода-вывода содер- которого подклю о подключены соответственно шит элементы И, ИЛИ, НЕ, задерзки, 10 к выходу элемента НЕ и к сеДьмому причем первый вход блока соединен входу блока, входы второго триггес входом первого элемента НЕ, с ра соединены соответственно с пятым первыми входами первого, второго входом блока и с первым первым выходом и третьего элементов И, второй вход второго сдвигающ двигающего регистра, выхоблока подключен к входу второго ды которого

15. о с второго по шестой элемента НЕ, выход которого соеди- подключены соот с ответственно к входам нен с вторыми входами первого, вто- первого элемент ИЛИ, нта, выход которорого и третьего элементов И, третьи го подключен к перв ен к первым входам элевходы которых подключены к выходу ментов И второй группы, выходы копервого элемента НЕ, выход первого >0 торых и выходы элементов И первой элемента И подключен к первьм вхо- - группы являют я ются десятым выходом дам четвертого и пятого элементов И блока вторые

Э торые входы элементов И выходы второго и третьего элемен- первой . у ùöû являются десятым вытов И соединены соответственно с,пер; ходом блока лака, вторые входы элевым и вторым входами первого эле- ментов И 25 ов первой группы соединевходом лака, первый мента ИЛИ, второй вход четвертого . - ны с восьмым входом б элемента И соединен с третьим вхо-. и второй торо входы первого триггера дом блока, выход четвертого элемен- . соединены соответственно с первым та.И соединен с третьим вхо ом пе— дом пер- . выходом .первого сдвигающего региствого элемента ИЛИ.и с первым вхо ом р ым входом ра и с выходом третьего элемента И шестого элемента И, вто ой вхо входы четвертого элемента И соедиt которого соединен с пятым входом иены с третьим и четвертым входаблока, второй вход пятого элемен- ми блока лака, входы второго элемента ИЛИ та И является четвертым входом бло- соединеныены. с третьим и шестым входака, выход шестого элемента И соеди- ми блока лака, выход четвертого элеменнен с.первым -входом второго эле- та И .подклю .подключен к первому входу ера, второй вход мента ИЛИ, выход которого является третьего тригге а триггера и первая группа вторым выходом блока, выход пятого третьего тригге а и элемента И подключен к третьему . входов регистра соединены с выховыходу блока, к второму входу второ-..: дом третьего элемента ИЛИ выход го элемента ИЛИ и к вхо ду элемента третьего триггера является "пятым

40 7 задерики, выход которого подключен - выходом б одом лака, выход второго элек четвертому входу первого элемен- мент ИЛИ а подключен к первым .вхота ИЛИ, выход которого является пер- дам эле е И лементов третьей группы, вым выходом блока, блок управления . вторые ье входы которых соединены с регистрацией содержит элементы И, . вторьи входом б входом лака, выходы элементриггеры, группы элемен- тов И третьей группы соединены с тов И, регистр, сдвигающие регистры второй группой входов регистра, выи генератор тактовых импульсов, при- ходы которого подключены соответстчем выход генератора тактовых им-, вени венно к вторым входам элементов И пульсов подключен к входу элемен- 0 ато и рторо группы, первый вход:блока та НЕ и к первым входам первого и,,.. подклю чен к первому входу третьего второго элементов И, выход первого .. элемент И мента, второй вход которого элемента И соединен с входом перво- и п ый и перв выход блока соединены с го сдвигающего регистра, второй седьмыми выходом второго сдвигающего вход первого элемента И и первые регистра и регистра, второй, третий, четвервходы элементов И первой группы coe ть" тын, пятын и шестой выходы которого динены с выходом первого тригге а р, соединены соответственно с первыми второй выход которого подключен к . входами ходами четвертого и пятого элепервой группы, выходы элементов И каждой группы, начиная с второй, подключены к первой группе входов соответству1ощего регистра, вторая группа входов каждого регистра соединена с выходом элемента ИЛИ, выходы регистров являются выходом блока.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — функциональная схема блока приема сигналов установления связи, на фиг. 3функциональная схема блока анализа команд канала на фиг. 4 — функциональная схема блока приема адреса на фиг. 5 — функциональная схема блока приема сигналов передачи абонентом байта состояния; на фиг.бфункциональная схема блока анализа основного байта состояниями на фиг. 7 — функциональная схема блока приема сигналов окончания операции ввода-вывода; на фиг. 8 — функциональная схема блока управления регистрацией; на фиг. 9 — функциональ1 ная схема блока счетчиков ошибок1 на фиг. 10 — функциональная схема блока переполнения; на фиг. 11 функциональная схема блока приема уточненных байтов состояния; на фиг. 12 - функциональная схема блока вывода информации об ошибках.

На фиг. 1 — 12 обозначены: блок 1 приема сигналов установления связи, блок 2 анализа команд канала, блок 3 приема адреса, блок 4 приема сигналов передачи абонентом байта состояния, блок 5 анализа основного байта состояния, блок 6 приема сигналов окончания операции вводавывода, блок 7 управления регистрацией, дешифратор 8, блок 9 памяти, блок 10 счетчиков ошибок, блок 11 переполнения, блок 12 приема уточненных байтов состояния, блок 13 вывода информации об ошибках, связи 14- 48, элемент 49 И, триггер 50, элемент 51 ИЛИ, генератор 52 одиночных импульсов, элемент 53 И, трихтер 54, связи 55-58, элемент 59 И, группа элементов И 60, схема 61 ,сравнения, узел 62 набора кодов, триггер 63, связи 64-67, элемент 68 И, элемент 69 НЕ,элемент И 70, группа элементов И 71, регистр 72, элемент 73 ИЛИ, связи 74-77, элемент И 78, элементы 79, 80 НЕ, элемент 81 И, элемент 82 НЕ, эле- . менты 83-85 И, элемент 86 ИЛИ, свя1086439 10 ,ментов ИЛИ, с седьмым, третьим и четвертым выходами блока, второй выход первого сдвигающего регистра соединен с восьмым выходом блока и с вторым входом четвертого элемента ИЛИ, выход которого является шестым выходом блока, третий и четвертый выходы первого сдвигающего регистра соединены соответственно с девятым выходом блока и с вторым входом пятого элемента ИЛИ, выход которого является вторым выходом блока, блок переполнения содержит триггер, усилитель, звуковой сигнализатор, группу элементов И, регистры, индикатор и элемент коммутации, причем выход элемента коммутации подключен к первому входу триггера и к первым входам регистров, вторые входы которых сдединены соответственно с выходами группы элементов И, первые входы которых соединены с управляющим входом блока, а вторые входы подключены к информационному входу блока, выходы регистров подключены соответственно к входам дешифратора, выходы которого подключены соответственно к входам индикатора, второй вход триггера соединен с информационным входом блока, выход триггера через усилитель подключен к входу звукового сигнализатора, блок приема уточненного байта состояния содержит группы элементов И, регистры, элемент ИЛИ, элемент И, сдвигающий регистр и генератор одиночных импульсов, причем выход генератора одиночных импульсов подключен к первому входу элемента ИЛИ и к первому входу сдвигающего регистра, второй вход которого соединен с выходом элемента И, вход генератора одиночных импульсов и первый вход элемента И подключены к второму входу блока, второй вход элемента И соединен с пятым входом блока, второй вход элемента ИЛИ является управляющим входом блока, группа входов сдвигающего регистра соединена с первым входом блока, 50 выходы сдвигающего регистра соединены соответственно с первыми входами элементов И первой группы, вторые входы которых подключены к четвертому входу блока, первые входы элемен55 тов И каждой группы, начиная с второй, соединены с третьим входом блока, вторые входы подключены к выходу соответствующего элемента И

1086439

5

20

11 зи 87-94, элементы 95, 96 И, триггер 97, связи 98-100, элемент 101 И элемент 102 НЕ, элемент 1ЮЗ И, элементы 104, 105 ИЛИ; элементы 106, 107 И, элемент НЕ 108, элементы 109, 110 И, элемент 111 задержки, связи 112-116, элемент 117 И, .триггер 118, элемент 119 ИЛИ, груп;па элементов И 120, регистр 121, триггер 122, элемент 123 И, .гене ратор 124 тактовых импульсов, сдвигающий регистр 125, элемент 126 ИЛИ, группа элементов И 127, элементы 125-130 ИЛИ, элемент 131 И, элемент 132 НЕ, триггер 133, элемент 134 И, гурппа элементов И 135, сдвигающий регистр 136, связи 137161, суммирующий счетчик 162, группа счетчиков 163, элемент 164 И, . группа элементов И 165 эле- . мент 166 ИЛИ, связи 167, 168, триггер 169, группа элементов И 170, -регистры 171, дешифратор 172, индикатор 173, усилитель 174, звуковой сигнаяизатор 175, элемент 176 коммутации, связи 177-181, генератор 182 одиночных импульсов, сдвигающий регистр 183, элемент 184 ИЛИ, группы элементов И 185,186, регистры 187,элемент 188 И, связи 189-194, узел 195 задания адреса, элемент 196 коммутации, группы, элементов И 197 РегистРы 198, дешифраторы 199, индикаторы 200, связи 201-203.

Устройство работает следующим образом.

Все электрические сигналы, цир-. кулирующие между канапом ввода-вывода ЭВМ и периферийными устройствами, воспринимаются блоками 1-6 и .12, которые фиксируют различные этапы выполнения. очередной операции вводавывода и в процессе ее прохождения снимают с информационных шин абонента адрес и байты состояния перифе-. рийного устройства, а с информацион ных шин канала — команды, выполняемые этим устройством. При обнаружении байтов состояния с признаками об .ошибках в работе периферийного устройства осуществляется регистрация ошибок и их хранение в блоке памяти. Все поле памяти блока 9 разделено на отдельные области, количество которых соответствует макси.мально возможному числу периферийных устройств, подключаемых к дан« ному каналу ввода-вывода.

Работа устройства начинается . с фиксирования начала операции ввода-вывода и установления логической связи между каналом и каким-либо периферийным устройством с помощью триггера 50 или триггера 54 (фиг.2).

Если операция ввода-вывода началась по инициативе канала последовательностью сигналов начальной выборки, то срабатывает триггер 50 от элемента 49 И и при условии, что на входах последнего имеются еледующие сигналы: по связи 52 — адрес периферийного устройства (на управляющи: шинах канала), по связи 56 — разрешение выборки (на управляющих шинах канала ) и по связи 57 — работа (на управляющих шинах абонента) . С выхода триггера 50 выделяется по связи 18 сигнал о начальной выборке.

Если же операция ввода-вывода нача- .-. лась по инициативе периферийного устройства, то -срабатывает триггер 54 от элемента 53 И при условии, что

25 на входах последнего имеются следущие сигналы: по связям 56 — разрешения выборки (на управляющих шинах канала), по связи 57 — работы (на управляющих шинах абонента) и по связи 58 — требования на обслуживание (на управляющих шинах абонента).

Выходные сигналы триггеров 50 и 54 через элемент 51 ИЛИ поступают на связь 16 и на вход генератора 52

35 одиночных импульсов Импупьс выра батываемый этим генератором, поступает на входы блоков 3, 4 и блока 7 и об. нуляет входной регистр 72 блока 3, регистр 121 блока 7 и через эле40 мент 86 ИЛИ блока 4 триггер 97 блока 5 (по связи 27).

При одновременном поступлении на вход устройства сигналов управления по связи 64 (на управляющих

45 шинах канала) и адреса по связи 65 (на управляющих шинах абонента) и при наличии сигнала на связи 18 срабатывает элемент 59 И (фнг. 3), выходной сигнал которого открывает элементы И 60 и команда канала, которая установлена каналом в данный момент времени на его информационных шинах, поступает на один из входов схемы 61 сравнения. Схе55 ма 61 осуществляет поразрядное сравнение поступившего кода команды с заранее установленным в узле 62 кодом команды "Уточнить состояние"

Э по которой абонент передает каналу

10864

О приема байта состояния периферийного устройства каналом вводавывода сигнализирует выходной сигнал элемента 81 И (фиг. 5) по связи 25. Этот сигнал вырабатывается при одновременном поступлении на

13 уточненные байты состояния перифе-. рийного устройства, и при совпадении значений этих кодов срабатывает триггер 63 и по.связи 20 выдается сигнал о наличии команды "Уточнить состояние". Если же код команды канала не совпадает с заранее установленным кодом, то по связи 21 выдается соответствующий сигнал.

При одновременном поступлении 10 на вход устройства сигналов работа по связи 57 (на управляющих шинах абонента) и адреса по связи 65 (на управляющих шинах абонента) и отсутствии сигнала управления по свя- 15 зи 64 (на управляющих шинах канала) срабатывает элемент 68 И (фиг.4) и при наличии сигнала установления логической связц.(по связи 16) элемент 70 И, выходной сигнал которого 20 открывает элементы И 71 и адрес периферийного устройства, с которым в данный момент времени установлена логическая связь и осуществляется операция ввода-вывода, с информаци- 25 онных шин .абонента считывается в регистр 72.

О наличии байта состояния периферийного устройства на информационных шинах абонента сигнализирует выходной сигнал элемента .78 И (фиг.5) по связи 24. Этот сигнал вырабатывается при одновременном поступлении на вход устройства сигналов работы по связи 57 (на управляющих шинах абонента) и управления по связи 92 (на управляющих шинах абонента) и отсутствии сигналов управления по связи 64 (на управляющих шинах канала) и информации по связи 87 (на управляющих шинах канала) и поступает на вход элемента 95 И (фиг.6), который при наличии на входе сигналов по связям 16 и 21 вьщает сигнал опроса по .связи 98 бита "Сбой в устройстве" б.,айта состояния. Если значение этого бита равно"единице", то срабатывает триггер 97, который вьщает по связи 28 сигнал о сбое

В периферийном устрОйстве участвующем в данный момент времени в операции ввода-вывода.

14 вход устройства сигналов информацин по связи 87 (на управляющих шинах канала) и управления по связи 92 (на управляющих шинах абонента) и отсутствии сигнала блокировки по связи 90 .(на управляющих шинах канала) и поступает на вход элемента 83 И, который при наличии на его другом входе сигнала по связи 21 вьщает по связи 26 сигнал считывания приня-того адреса периферийного устройства. Этот сигнал через элемент 119 ИЛИ (фиг. 8), открывает группу элементов И 120 и адрес периферийного устройства по связи 23 заносится в регистр 121. Одновременно через элемент 117 И срабатывает при наличии по связи 28 сигнала о сбое в периферийном устройстве триггер 118.

Если же канал ввода-вывода не может

l принять байт состояния периферийного устройства или имеется цепочка команд, то срабатывает элемент 85 И или элемент 84 И соответственно.

Элемент 85 И срабатывает при условии, что на входе устройства одновременно присутствуют сигналы управления по связи 64 (на управляющих шинах канала), работы по связи 57 (на управляющих шинах абонента) и управления по связи 92 (на управляющих шинах абонента), а элемент 84 И вЂ” информации по связи 87 (на управляющих шинах канала), блокировки по связи 90 (на управляющих шинах канала) и управления по связи 92 (на управляющих шинах абонента). Выходные сигналы этих элементов через элемент 86 ИЛИ по связи 27 сбрасывает триггер 97 (фиг. 6).

Окончание очередной операции ввода-вывода сигнализируется выходным сигналом одного из элементов 101, 106, 107 И (фиг. 7). Если байт состояния принят каналом ввода-вывода, то сигнал окончания операции вводавывода вырабатывается элементом 101 И . при условии, что на входе устройства имеется сигнал информации по связи 87 (на- управляющих шинах канала) и отсутствуют сигналы разрешения выборки по связи 56 (на управляющих шинах канала) и работы по связи 57 (на управляющих шинах абонента). При наличии сигналов по связям 21 и 28 выходной сигнал элемента 101 И через элементы 110 И, 103 И и 104 ИЛИ поступает на связь 29 сигнала регистрации и одновременно

15 1086439 через элементы 110 И и 105 ИЛИ на связь 30 сброса триггера 63 (фиг. 3), регистры 72 (фиг. 4) и сдвигающего регистра 183 (фиг. 11). При наличии сигнала на связи 20 выходной сигнал элемента 101 И через элемент 109 Й поступает на, связь 40 записи адреса периферийного устройства и одновременно через элемент 111 задержки и элемент 105 ИЛИ. на связь 30 сбро- 10 са. Если байт состояния отвергнут каналом ввода-вывода, то сигнал окончания операции ввода-вывода вырабатывается элементом 106 И при условии, что на входе устройства 15 имеется сигнал управления по связи 64 (на управляющих шинах канала) и отстутствуют сигналы разрешения выборки по связи 56 (на управляющих шинах канала) и работы по связи 57 2п (на управляющих шинах абонента). В случаях экстренного прекращения каналом по каким-либо причинам операции ввода-вывода сигнал окончания вырабатывается элементом 107 И, 25 при этом на входе устройства имеется сигнал адреса по связи 55 (на управляющих шинах канала) и отсутствуют сигналы разрешения выборки по связи 56 (на управляющих шинах канала) и работы по связи 57 (на управляющих шинах абонента). Выходные сигналы элементов 106, 107 И через элемент 105 ИЛИ поступают на связь 30 сброса.

На этом процесс приема с информационных шин абонента байта состояния с указателем "Сбой в устрой.стве" завершается и после установки триггеров 50 и 54 в исходное положе- 4 ние сигналом сброс по связи 30 устройство готово к повторному приему и анализу сигналов на управляющих и информационных шинах канала и.абонента.

1 l6

Регистрация принятой информации осуществляется независимо от указанного процесса и начинается с момента поступления сигнала по связи 29 на вход триггера 122 (фиг. 8). Выходной б сигнал триггера открывает элемент 123 И, и тактовые импульсы с генератора 124 поступают на вход сдвигающего регистра 125. После прохождения первого тактового импульса сигнал, поступающий по связи 144, через элемент t26 ИЛИ открывает группу элементов И 127 и адрес периферийного устройства из регистра Т21 через дешифратор 8 поступает в блок 9 памяти. Одновременно через элемент 128 ИЛИ происходит обнуление счетчика 162 и группы счетчиков 163 по связи 32 (фиг. 9). После прохождение второго тактового импульса через элемент 129 ИЛИ в блок памяти по связи 35 выдается. команда "Читать" и информация, хранящаяся в блс-. ке памяти по данному адресу периферийного устройства, по связи 36 заносится в счетчик 162 и группу счетчиков 163. После третьего тактового импульса по связи 37 выдается сигнал суммирования, который при наличии сигналов на связях 31 и 39 через элемент 164 И и группу элементов И 165 поступает на счетные входы счетчика !62 и группы счетчиков ошибок 163.

Процесс приема уточненных байтов состояния и выдачи сигналов по связи 39 описан ниже. Необходимо отмеО тить, что каждый разряд всех уточненных байтов состояния имеет свой счетчик ошибок. После прохождения четвертого и пятого тактовых импульсов производится соответственно обнуление отведенной данному периферийному устройству области памяти и запись в эту область содержимого счетчика 162 и группы счетчиков 163 по связи 38. В шестом такте закрывается группа элементов И 127, снимается адрес с дешифратора 8 и блока 9 и через элемент 130 ИЛИ обнуляются регистр 121 и триггер 118.

В седьмом такте триггер 122 возращается в исходное положение и процесс регистрации заканчивается.

Если в процессе регистрации происходит переполнение какого-либо счетчика, то вырабатываемый э-гим счетчиком сигнал через . элемент 166 ИЛИ (фиг. 9) по связи 42 взводит триггер 169 и открывает элементы 170 (фиг. 10), через которые производится запись в регистр 171 зарегистрированного адреса периферийного устройства с дальнейшей его дешифрацией и отображением на индикаторах 173. К выходу триггера 169 подключен через усилитель 174 зву- ковой сигнал и затор (ревун) 175.

Элемент 176 предназначен для сброса световой и звуковой сигнализации о переполнении счетчика (счетчиков) ошибок.

10864

40

17

Прием уточненных байтов состояния производится при наличии команll ды канала "Уточнить состояние и осуществляется блоком 12 (фиг. 11) следующим образом. Сигнал по связи 20 поступает на вход генератора 182 одиночных импульсов, выходной импульс которого устанавливает в "единицу" первый разряд сдвигающего регистра 183 и через эле10 мент 184 ИЛИ обнуляет регистры 187.

Одновременно подготавливается элемент 188 И к приему по связи 25 сиг нала о получении каналом байта сос-тояния периферийного устройства и первый из группы элементов 185 И, подключенный к первому разряду сдвигающего регистра 183, к приему по связи 24 сигнала о наличии байта состояния периферийного устройства на информационных шинах абонента.

Лри поступлении по связи 24 указанного сигнала через первый элемент группа элементов И 185 открывается первая группа элементов И 186 и

25 байт состояния с информационных шин абонента считывается в первый регистр 187, Следующий за этим сигнал по связи 25 через элемент 188 И сдви. гает в регистре 183 записанную ранее

"единицу" из первого во второй разряд, подготавливая таким образом второй элемент группы элементов И 185 ! ° к приему сигнала по связи 24. При повторном поступлении сигнала по связи 24 уже через второй элемент

35 группы элементов И 185 открывается вторая группа элементов И 186 и байт состояния с информационных шин абонента считывается во второй ре,гистр 187. Следующий за этим сигнал по связи 25 через элемент 188 И сдвигает в регистре 183 "единицу" из второго в третий разряд, подготавливая таким образом третий элемент

45 группы элементов И 185 к приему сигнала по связи 24. "Описанный цикл повторяется до тех пор, пока не будут приняты все уточненные . байты состояния данного перифериййого устройст50

:ва. Об окончании приема каналом ввода-вывода всех указанньм байтов состояния и завершения текущей операции ввода-вывода сигнализирует выходной сигнал элемента 101 И (фиг. 7). Условия формирования это5)

ro сигнала описаны. Выходной сигнал . элемента 101 И через элемент 109 И поступает по связи 40 через эле39 18 мент 119 ИЛИ (фиг. 8) на группу элементов И 120 записи зарегистрированного адреса периферийного устройства и одновременно через элемент 111 задержки и элемент 105 И на связь 30 сброса, По последнему сигналу очищается сдвигающий регистр 183 (фиг. 11). Процесс регистрации принятых уточненньм байтов состояния осуществляется блоком 7 (фиг. 8) по сигналу на связи 29 и протекает указанным способом. После завершения регистрации сигналом по связи 41 через элемент 184 ИЛИ производится. обнуление регистров 187 (фиг. 11). Количество элементов в группе элементов 185 И, групп элементов И 186, регистров 187 и разрядов сдвигающего регистра 183 устанавливается по максимальному числу уточненных байтов состояния какого-либо периферийного устройства, подключенного к каналу ввода-вывода. Возможна установка меньшего количества указанных элементов, но при этом необходимо учитывагь, что последние байты состояния не будут, приняты.

Вывод зарегистрированной информации об ошибках в работе какого-либо периферийного устройства производится набором адреса данного устройства в узле i95 (фиг. 12) и нажатием элемента (кнопки) 196.вызова, при этом через элемент 131 И срабатывает триггер 133 вьмодной сигнал которого открывает элемент 134 И и группу элементов И 135 (фиг. 8). Установленный в узле 195 адрес периферийного устройства по связи 33 поступает на дешифратор 8 и далее по связи 34 в блок памяти. Тактовые импульсы генератора 124 через элемент 134 И поступают на вход сдвигающего регистра 136. В первом такте производится обнуление регист ров 198 (фиг. 12) по связи 44 и через элемент 128 ИЛИ обнуление счетчика 162 и счетчиков 163 по связи 32. Во втором такте через элемент 129 ИЛИ осуществляется считывание из отведенной данному устройству области памяти информации об ошибках и записи ее в счетчик 162 и группу счетчиков 163. В третьем . такте по связи 45 открывается группа элементов И 197 (фиг. 12) и информация с счетчика 162 и группы счетчиков 163 по связи 38 считывает20

1086439

19 ся в регистры 198, Информация после дешифрации отображается на индикаторах 200. В четвертом такте триггер 133 устанавливается в исходное положение. 5

В современных информационно-вычисительных системах, автоматизированых системах управления и вычислиельных центрах все большее внимание деляется вопросу сбора статистичес- 10 ких данных о работе оборудования ЭВМ, в том числе и периферийных устройств, в процессе их эксплуатации в реальных условиях и различного вида испытаний. Для этого используются программные методы регистрации, накоп- ления, обобщения и вывода статистических данных. Использование же для этих целей аппаратурных средств исключает неизбежные при программной .методе затраты машинного времени и оборудования ЭВМ, что повышает производительность вычислительного комплекса, и обеспечивает возможность проведения регистрации и полу- чения статистических данных, не оказывая влияния на производитель-. ную работу каналов ввода-вывода

I в ЭВМ в целом, Кроме того, аппара-! турные средства обеспечивают неза- 30 висимое выполнение операций по приему, регистрации и выводу информации об ошибках в работе периферийных е устройств. Необходимо отметить, доступность и наглядность вывода статистических данных, а также легкость получения рассмотренного устройства к каналу ввода-вывода.

Применение устройства позволяет исключить затраты машинного времени

ЭВМ на регистрацию и накопление информации об ошибках в работе периферийных устройств; затраты на хранение статистических данных во внешней памяти ЭВМ (как правило, на средствах прямого доступа), затра-. ты машинного времени ЭВМ на обобщение и вывод статистических данных; затраты на техническое обслуживание части оборудования ЭВМ, используемого для сбора и обработки статистических данных.

Кроме того, применение данного устройства позволяет снизить машинное время решения основных (пользовательских) задач за счет исключения из него времени на сбор, обработку и вывод статистических данных, 1 а также увеличить время использования оборудования ЭВМ по прямому назначению (для решения основных задач) .

1086439 .

1086439

/Ф Ц

1086439

1086439

Фиг.Х!

086439

1086439

1086439

3086439

Л(И 7/

1086439 м(йи)

Ф ° ° ° ° в@ в, ° ° ° ° ° ° ° °

2Ю

° еее ° ° ° ° Ь

° ° Ф ° ° ° ° ° г. 72

Составитель А.Жеренов

Редактор О. Колесникова Техред Ж. Кастелевич Корректор ГиРннк

Заказ 2243/46 Тирах 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r.Ужгород, ул.Проектная, 4