Интегральная схема (ее варианты)

 

1. Интегральная схема, содержащая две шины питания, входную шину, функциональный логический блок и транзистор, имеющий два входа с основным-типом проводимости между ними и управляющий вход, причем потенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, вход функционального логическогр блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединен с первой шиной питания,о тличающаяся тем, что, с целью уменьшения потребления мощности , в нее введены блок управления и блок формирования импульса при включении питания, первьй и второй входы питания которых соединены соответственно с первой и второй шинами питания, выход блока формирова1 ния импульса при включении питания соединен с первым входом блока упСО равления, второй вход и вькод которого соединены соответственно со входной шиной и с управляющим входом транзистора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ЗЮ11Н 03 K 17 6

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ПАТЕНТ.Y

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

"lO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2921354/18-21 (22) 16.05.80 (31) 039882 (32) 17.05.79 (33) США (46) 15.04.84. Бюл. Р 14 .(72) Николас Кучаревски (США) (?1) РКА Корпорейшн (США) (53) 681.11 (088,8) (56) 1. Патент США - 3636385, кл. Н 03 К 17/60, 1972.

2. Патент США Ф 4130988, кл. G 04 С 17/00, 1978 (прототип). (54) ИНТЕГРАЛЬНАЯ СХЕМА (ЕЕ ВАРИАНТЫ). (57) 1. Интегральная схема, содержащая две шины питания, входную шину, функциональный логический блок и транзистор, имеющий два входа с основным типом проводимости между ними и управляющий вход, причем но„„SU „„1087092 A тенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, вход функционального логического блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединен с первой шиной питания,о тл и ч а ю щ а я с я тем, что, с целью уменьшения потребления м щности, в нее введены блок управления и блок формирования импульса при включении питания, первый и второй входы питания которых соединены соответственно с первой и второй шинами питания, выход блока формирования импульса при включении питания

Й соединен с первым входом блока управления, второй вход и выход которого соединены соответственно со входной шиной и с управляющим входом транзистора, 1087092

2. Схема по п.1, о т л и ч а ющ а я с я тем, что блок управления содержит элемент И-НЕ, первый и второй входы питания которого соединены соответственно с первым и вторым входами питания блока управления, первый, второй входы и выход которого соединены соответстве.нно с первым, вторым входами и выходом элемента И-НЕ.

3. Схема по п.1, о т л и ч а ющ а я с я тем, что блок формирования импульса при включении источника питания содержит резистор и конденсатор, первая обкладка которого соединена с первым входом питания блока формирования импульса при ,включении питания, выход которого соединен со второй обкладкой конденсатора и с первым выводом резистора, второй вывод которого соединен со вторым входом питания блока формирования импульса при включении питания, 4. Схема по п.1, о т л и ч а ющ а я с я тем, что в качестве транзистора используется полевой транзистор.

5. Интегральная схема, содержащая общую шину, входную шину, функциональный логический блок и транзистор, имеющий два выхода с основным типом проводимости между ними и управляющий вход, причем потенциал между управляющим входом и одним из входов ную шину потенциала питания через диод течет относительно большой ток, что приводит к увеличению потребляе1 мой мОЩНОстие

5 Известна интегральная схема, содержащая две шины питания, входную шину, функциональный логический блок и транзистор, имеющий два входа с основным типом проводимости между ни1б ми и управляющий вход, причем потенl циал между управляющим входом и одним из входов транзистора управляет его проводимостью, вход функционального логического блока соединен со l5 входной шиной и с первым входом транзистора, второй вход которого соеди1

Изобретение относится к интегральной схемотехнике и служит для установления потенциала на несоединенных входных клемах больших интегральных схем на полевых транзисторах.

Известна интегральная схема, содержащая входную шину, общую шину, функциональный логический блок, ре ° зистор и полевой транзистор, диод.

В известном устройстве для защиты входа функционального логического блока от статического электричества служит диод, включенный между входной и общей шинами (1 3.

Недостатком известного устройства является то, что при подаче на входтранзистора управляет его проводимостью, отличающаяся тем, что с целью уменьшения потребления мощности, в нее введены два резистора, блок управления и блок формирования импульса при включении питания, выход которого соединен с первым входом блока управления, второй вход которого соединен со входной шиной и соединен через первый резистор с первым входом транзистора, второй вход которого соединен через второй резистор с общей шиной, вход управления транзистора соединен с первым выходом блока управления,второй выход которого соединен со входом функционального логического блока.

6. Схема по п.5, о т л и ч а,ющ а я с я тем, что блок управления содержит два элемента НЕ и элемент

И-НЕ, первый вход которого соединен со вторым входом блока управления, первый вход которого соединен через первый элемент НЕ со вторым входом элемента И-НЕ, выход которого соединен с первым выходом блока управления и со входом второго элемента НЕ, выход которого соединен со вторым выходом блока управления.

7. Схема по п.5, о т л и ч а ющ а я с я тем, что в качестве транзистора использован полевой транзис тор.

35 з 10870 нен с первой шиной питания, управляющий вход транзистора соединен со входной шиной.

В известном устройстве наличие транзистора на входе функционально5 го логического Г" ка обеспечивает относительно высокую входную проводимость входа функционального логического блока и служит для исключения инициализации входа функциональ- щ ного логического блока при воздействии случайных статистических зарядов, поэтому в случае отсутствия нужды в инициализации входа функционального логического блока (т.е. в отсутствие нужды в реализации одной из многих функциональных возможностей устройства) вход может быть оставлен "плавающим" 5 23.

Недостатком известного устройст- 2О ва является то, что в случае, когда требуется инициализировать вход функционального логического блока, т.е. при соединении входной шины со второй шиной питания, через транзистор течет относительно большой ток, который может составить существенную часть от тока потребления функционального логического блока, при этом соответственно увеличивается мощность потребления.

Такое состояние является особенно нежелательным там, где питание подается от источника питания с малой емкостью, например от батареи для питания часов, калькуляторов и т.д.

Цель изобретения - уменьшение потребляемой мощности..

Для достижения поставленной цели в интегральную схему, содержащую две шины питания, входную шину, функциональный логический блок и транзистор, имеющий два входа с основным типом проводимости между ними 45 и управляющий вход, причем потенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, вход функционального логического блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединен с первой шиной питания, введены блок управления и блок формирования импульса при включении питания, 55 первый и второй входы питания которых соединены соответственно с первой и второй шинами питания, выход блока

92 4 формирования импульса при включении питания соединен с первым входом блока управления, второй вход и выход которого соединены соответственно со входной шиной и с управляющим входом транзистора.

В интегральной схеме блок управления содержит элемент И-НЕ,первый и второй входы питания которого соединены соответственно с первым и вторым входами питания блока управления, первый, второй входы и выход которого соединены соответственно с первым, вторым входами и выходом элемента И-НЕ.

В интегральной схеме блок формирования импульса при включении источника питания содержит резистор и конденсатор, первая обкладка которого соединена с первым входом питания блока формирования импульса при включении питания, выход которого соединен со второй обкладкой конденсатора и с первым выводом резистора, второй вывод которого соединен со вторым входом питания блока формирования импульса при включении питания.

В интегральной схеме в качестве транзистора используется полевой транзистор.

В интегральную схему, содержащую общую шину, входную шину, функциональный логический блок и транзистор, имеющий два выхода с основным типом проводимости между ними и управляющий вход, причем потенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, введены два резистора, блок управления и блок формирования импульса при включении питания, выход которого соединен с первым входом блока управления, второй вход которого соединен со входной шиной и соединен через первый резистор с первым входом транзистора, второй вход которого соединен через второй резистор с общей шиной, вход управления транзистора соединен с первым выходом блока управления, второй выход которого соединен со входом функционального логического блока.

В интегральной схеме блок управления содержит два элемента НЕ и элемент И-НЕ, первый вход которого соединен со вторым входом блока уп1087092 равления, первый вход которого соединен через и рвый элемент НЕ со вторым входом элемента И-НЕ, выход которого соецинен с первым выходом блока управления и со входом второго элемента НЕ, выход которого соединен со вторым выходом блока управления.

В интегральной схеме в качестве транзистора использован полевой 10 транзистор.

На фиг. 1 приведена схема первого варианта интегральной схемы; на фиг.2 — то же, второй вариант интегральной схемы.

Схема содержит входную шину 1, шины 2,3 питания, функциональный логический блок 4, блок 5 управления; блок 6 формирования импульсов при включении питания, транзистор 7, 20 элемент 8 И-НЕ, резистор 9 и конденсатор 10, входы 5-1, 5-2 питания блока 5 управления, входы 6-1, 6-2 питания блока 6 формирования импульса нри включении питания. 25

На фиг.2 обозначено: входная шина 11,,общая шина 12, резисторы 13, 14 транзистор 15, блок 16 формирования импульса при включении питания, блок 17 управления, функциональный логический блок 18, элементы 19, 20 НЕ и элемент 21 И-НЕ.

На фиг. 1 входная шина 1 соединена со входом функционального логического блока 4, с первым входом блока 5 управления и с первым входом транзистора 7, второй вход которого соединен с шиной 2 питания, со входами 5-2, 6-2 питания соответственно блока 5 управления и блока 6 форми- 40 рования импульса при включении питания, вход 6-1 питания которого соединен с шиной 3 питания и со входом 5-1 питания блока 5 управления, второй вход и выход которого соеди- 4> ены соответственно с выходом блока 6 формирования импульса при включении питания и с управляющим входом транзистора 7.

Выход, первый и второй входы бло50 ка 5 управления соединены соответст венно с выходом„ первым и вторым входом элемента 8 И-НЕ, первый и вто" рой входы питания которого соединены

f r соответственно со входами питания

5-2, 5-1 блока 5 управления.

Вход 6-2 питания блока 6 формиро,вания импульса при включении питания соединен через конденсатор 10 с выходом блока 6 формирования импульса при включении питания, выход которого соединен через резистор 9 со входом 6-1 питания блока 6 формирования импульса при включении питания.

На фиг.2 входная шина 11 соединена с первым входом блока 17 управления и соединена через резистор 13 с первым входом транзистора 15,второй вход которого соединен через резистор с общей шиной 12, выход блока 16 формирования импульса при включении питания соединен со вторым входом блока 17 управления, первый и второй выходы которого соединены соответственно со входом управления транзистора 15 и со входом функционального логического блока 18, Первый вход блока,17 управления соединен с первым входом элемента

21 И-НЕ,второй вход которого соединен с выходом элемента 19 НЕ, вход которого соединен со вторым входом блока

17 управления, первый выход которого соединен с выходом элемента 21 И-НЕ и со входом элемента 20 НЕ, выход которого соединен со вторым выходом блока 17 управления.

Устройство на фиг,1 привязывает входную шину 1 к потенциалу шины 2 в случае, когда на входную щину 1 ничего не подается и предотвращает потерю шунтирующего тока через транзистор 7 в случае, когда входная шина соединяется с шиной 3. Когда вход стока транзистора 7 соединен со входной шиной 1, а вход истока — с шиной

2, та транзистор 7 селективю уста" навливается в состояние проводимости, определяемое потенциалом на шине 1.

Элемент 8 И-НЕ обеспечивает получение логического "выходного" потенциала, достаточного для перевода транзистора 7 в проводящее состояние всякий раз, когда потенциал на любом входе элемента 8 И-НЕ имеет логический "низкий" уровень, который близок потенциалу на шине 2. Положительная обратная связь, получаемая за счет соединений транзистора 7 и элемента 8 И-HE,óäåðæèâàåò натенциал на шине 1 в области близкой к потенциалу на шине 2, что поддерживает в неактивном состоянии функциональный логический блок 4.

1087092

Потенциал на выходе элемента

8 И-НЕ колеблется по существу между потенциалом шины 3 и потенциалом шины 2 соответствующим логическим "высокому и низкому" состояниям, 5 соответственно. Приложение логического "высокого" потенциала к управляющему входу (затвору) транзистора

7 переводят последний в нелинейную область работы, в которой разность 10 потенциалов области сток-исток приближается к нулю, что прйводит к от- . сутствию протекания тока между стоком и истоком транзистора 7.

Таким образом, если не приклады- 15 вать никакого положительного потенциала к шине 1, то транзистор 7 привязывает потенциал шины 1 к потенциалу шины 2, что позволяет получить большую определенность того, 20 что функциональный логический блок

4 не будет активизирован при воздействии1 например, статического электричества.

Блок 6, содержащий резистор 9 и 25 конденсатор 10, служит для того, чтобы после появления напряжения

УрТ на шине 3 элемент 8 И-НЕ пре- . бывал в течение некоторого времени

В сОстоянии с высОким Выходным 30 потенциалом.

Технический элемент И-НЕ переходит из выходного состояния с "высоким уровнем в выходное состояние с "низким" уровнем по изменении входного потенциала на величину большую,чем половина потенциала питания, или У>> (2. Если до появления потенциала V>> на шине 3 конденсатор 10 разряжен, то при появлении потенциала Ч конденсатор.10 начинает заряжаться и приблизительно через время, равное 0,7 RC, где R u

С номиналы резистора и конденсатора соответственно, потенциал на соответствующем входе элемента 8 И-НЕ

У „ достигает значения ---- Поэтому пос2 ле прикладывания на шину 3 потенциала ЧрТ на выходе элемента 8 И-НЕ присутствует "высокий" логический уровень в течение Времени равного

0,7 RC. В течение этого же времени включается транзистор 7 и потенциал шины 1, если она была "плавающей", подтягивается к интегратору шины 2.

Когда потенциал на шине 1 уменьшается до логического "низкого" уров35

55 ня, то транзистор 7 и элемент 8

"захватывайтся" положительной обратной связью, как это ранее упоминалось, и подтягивание потенциала шины 1 к потенциалу шины 2 происходит до тех пор, пока не будет приложен положительный потенциал к шине 1.

В другом случае, когда на входную шину 1 подается потенциал УТ р и прикладывается питание к шине 2, элемент 8 И-НЕ снова вырабатывает на своем выходе импульс "высокого логического уровня, чтобы заставить транзистор 7 проводить импеданс области сток-исток транзистора 7, когда он находится в проводящем состоянии, является достаточно высоким,что приводит к тому, что потенциал шины

1 не вытягивается из области "высоком го логического уровня. После времени равного 0,7 RC уровень логического сигнала на выходе элемента 8 становится "низким" и транзистор 7 выключается.

Транзистор 7 пропускает ток от источника питания только в течение времени-равного 0,7 RC тем самым уменьшая мощность, потребляемую устройством. Этот эффект увеличивается при использовании элемента 8 И-НЕ, выполненного по КМОП технологии.

Значения номиналов R и С должны определяться с учетом сопротивления сток-исток транзистора 7 в проводящем состоянии и с учетом паразитной емкости шины 1, лля того, чтобы в течение периола 0,7 RC обеспечивала разряд статического электричества, присутствующий на паразитной емкости шины 1, ло уровня "логическоIl го нуля через сопротивление области сток-исток открытого транзистора

Конкретная реализация блока 6 является лишь примером олного из возможных путей получения времен11 11 ного низкого логического уровня на одном иэ видов элемента 8 И-НГ при включении источника питания.

Другие способы вырабатывания "низft кого потенцйала при включении питания могут быть использованы, и, пример такой как инвертируемый сигнал от схемы включения питания-возврат в исходное состояние.

В устройстве на фиг.2 входная шина 11 разделена со входом функционального логического блока t8, что препятствует заряду входа блок»

1087092

10 цЦцщщ вказ 2300/54 Тираж862 Поцписн е

Елллел ПНП "Петелтл, г.улгород, ул.Проектное, Е

18 до уровня включения при отсутствии питания, как это может иметь место в устройстве на фиг.1.

Выходной уровень элемента 20 НЕ остается "низким" до тех пор, пока

t1 на его вход не будет приложен низкий" уровень и не прикладывается потенциал питания.

Транзистор 15 и элемент 21 И-НЕ образуют цепь положительной об- 1О ратной связи. Резисторы 13, 14 служат для уменьшения тока,протекающего через открытый транзистор 15 в случае, когда на шину подан потенциал источника питания.

Блок 16 и элемент 19 НЕ служат для получения при включении питания временного "нулевого" сигнала на одном из входов элемента 21 И-НЕ, выходной сигнал которого обеспечивает 20 включенное состояние транзистора 15.

Если первоначально на шину 11 подают потенциал источника питания, то на входе блока. 18 не появляется потенциала "высокого" уровня до тех 25

rfop пока на выходе блока 16 не появится "низкого" потенциала и, соответственно на выходе элемента

19 НŠ— "высокого" потенциала.

Следует также отметить, что вместо полевых транзисторов 7,15 могут быть использованы биполярные транзисторы, а переходной потенциал на одном из входов элементов

8 21 И-НЕ может быть обеспечен при помощи одновибрат.гра. Далее транзисторы 7,15 могут быть включены соответственно между входными шинами 1, 11 и потенциалом питания для привязки потенциалов входных шин к потенциалу питания V > . В этом случае элементы 8,21 И-НЕ должны быть заменены элементами ИЛИ-НЕ, а в качестве транзисторов 7 и 15 должны быть применены транзисторы такого типа, которые проводят в течение периода времени, когда потенциал на их управляющих входах стремится к потенциалу соответственно 2 и 12.

Таким образом, введение в устройства блоков управления и блоков формирования импульсов при включении питания позволяет существенно, по сравнению с известными устройствами, уменьшить ток потребления питания в случае подачи на входные шины потенциала источника питания.