Многопрограммный регулятор температуры

 

Г. МНОГОПРОГРАММНЫЙ РЕГУЛЯТОР ТЕМПЕРАТУРЫ, содержащий дат чики температуры и исполнительные элементы по числу ка 1алов, подключенные к соответствующим информационным входам и управляющим выходам обегающего блока, подключенные к первому, и второму выходам блока адресации, и соединенные последовательно блок памяти, коммутатор, первый блок буферной памяти и сумма-г тор, выходом подключенный к второму входу блока памяти, связанные с выходом блока памяти, и соединенные последовательно селектор уровня и блок управления, первым выходом соединенный с вторым входом коммутатора , вторым - с третьим входом коммутатора , а третьим выходом - с первым управляющим входом обегающего . блока, вторым управляющим входом соединенного через блок сравнения с первым выходом блока программирования и таймером, причем второй выход блока программирования связан с вторым входом сумматора, третий - с вторым входомселектора уровня, четвертый - с вторым входом блока управления , третьим входом подключенного к адресному выходу обегающего блока, блок адресации первым и вторьа4 выходами соединен с тактовым входом обегающего блока, третьим выходом соединен с третьим входом блока памяти четвертым выходом - с вторю4 входом первого блока буферной памяти и стробирукнцим входом обегаюцего блока, отличающийся тем, что, с целью расширения области применения регулятора, он содержит подключеннь первьм входом к перво (Л му и второму выходам блока адресации второй блок буферной памяти, выходом подключенный к входу блока программирования , вторым входом подключенный к пятому выходу блока адресации, а третьим - к выходу блока сравнения. 2. Регулятор по п. 1, о т л ича ющи и.с я -тем, что блок адре00 сации содержит последовательно соеди ненные генератор, первый и второй ;о ел счетчики, триггер, третий счетчик, делитель, элемент И и элемент задержки , а также подключенный к второму выходу первого счетчика дешифратор, выходом соединенный с вторым входом элемента И, и одновибратор, подключенный к выходу триггера и третьему входу элемента И, причем второй выход третьего счетчика является первым .второй выход второго счетчика - вторым , выход элемента задержки - третьик выход дешифратора-четвертым, а выход одновибратора - пятым выходами блока адресации.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

O% а) @ С 05 0 23/19

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ЙЙ4. i Р. -.

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 3544713/18-24 (22) 21.01.83 (46) 23.04.84. Бюл. В 15 (72) Г.А. Губайдуллин, Г.Д. Алферов, М.Л. Юдкевич и Б.М. Самохвалов (71) Государственный проектный и на" учно-исследовательский институт

"Челябинский Промстройниипроект" (53).621.555.6(088.8) (56) 1. Авторское свидетельство СССР

Н 334558, кл. С 05 D 23/19, 1972.

2. Авторское свидетельство СССР

9 943667, кл. С 05 D 23/19,,1982 (прототип). (54) (57) 1 . МНОГОПРОГРАММНЫИ РЕГУЛЯТОР ТЕМПЕРАТУРЫ, содержащий дат чики температуры и исполнительные элементы по числу камалов, подключенные к соответствующим информационным входам и управляющим выходам обегающего блока, подключенные к первому и второму выходам блока адресации, и соединенные последовательно блок памяти, коммутатор, первый блок буферной памяти и сумма-, тор, выходом подключенный к второму входу блока памяти, связанные с выходом блока памяти, и соединенные последовательно селектор уровня и блок управления, первым выходом соединенный с вторым входом коммутатора, вторым — с третьим входом коммутатора, а третьим выходом — с первым управляющим входом обегающего . блока, вторым управляющим входом соединенного через блок сравнения с первым выходом блока программирова- ния и таймером, причем второй выход блока программирования связан с вторым входом сумматора, третий — с вторым входом-селектора уровня, четвертый — с вторым входом блока управления, третьим входом подключенного к адресному выходу обегающего блока, блок адресации первым и вторым выходами соединен с тактовым входом обегающего блока, третьим выходом соединен с третьим входом. блока памяти, четвертым выходом — с вторым входом первого блока буферной памяти и стробирующим входом обегающего блока, отличающийся тем, что, с целью расширения области применения регулятора, он содержит - Ф подключенный первым входом к первому и второму выходам блока адресации второй блок буферной памяти, выходом подключенный к входу блока программирования, вторым входом подключенный к пятому выходу блока адресации, а третьим — к выходу блока сравнения.

2. Регулятор по п. 1, о т л ич а ю шийся тем, что блок адресации содержит последовательно соединенные генератор, первый и второй счетчики, триггер, третий счетчик, делитель, элемент И и элемент задержки, а также подключенный к второму выходу первого счетчика дешифратор, выходом соединенный с вторым входом элемента И, и одновибратор, подключенный к выходу триггера и третьему входу элемента И, причем второй выход третьего счетчика является первым ! второй выход второго счетчика — вторым,выход элемента задержки — третьим, выход дешифратора -четвертым, а выход одновибратора — пятым выходами блока адресации.

1087951

3. Регулятор no n, 1, о т л ич ч а ю шийся тем, что блок про- ш граммирования содержит подключенные. к к первому входу программного запоми- э иающего элемента первый переключающий в элемент, к второму входу — через вто- а рой элемент И второй переключающий т элемент, причем второй вход второго п элемента И, соединенный с третьим в .входом программного запоминающего н элемента, является входом блока про- э граммирования, а выходы программного н запоминающего элемента — выходами н блока программирования. т

4. Регулятор по п. 1, о т л ич а ю шийся тем, что блок сравнения содержит включенные поспедовательно третий элемент И, первый элемент НЕ, четвертый элемент И, элемент ИЛИ, выход которого является первым выходом блока сравнения,, и пятый элемент И, а также подклюенный к второму входу элемента ИЛИ естой элемент И, к первому входу оторого подключены выходами второй лемент НЕ и седьмой элемент И„ к торому входу — третий элемент НЕ, к третьему — выход третьего .элемена И, седьмой и восьмой элементы И, ервыми входами подключенные к перому входу блока сравнения, соедиенному с первыми входами третьего лемента И, вторыми входами соедиенные с вторым входом блока сравения, причем выход шестого элемена И связан с входом третьего элемента НЕ и вторым входом четвертого эле" мента И, третьим входом соединенного с выходом второго элемента НЕ, первый выход седьмого элемента И связан с вторым входом пятого элемента И, выход которого является вторым выходом блока сравнения, а второй выход седьмого элемента И связан с первым входом шестого элемента И.

Ф

Изобретение относится к автоматическому регулированию технологических процессов и может быть использовано для программного регулирования процессов термообработки изделий в группе технологических ус5 тановок.

Известно устройство для многопрограммного регулирования температуры, содержащее генератор, термодатчики и задатчики по числу каналов термообработки, корректирующий блок, блок пересчета периода импульсов, обегающий блок и исполнительные органы, блок управления и усилитель (1).

- 15

Однако это устройство имеет ограниченные возможности программирования и низкую точность задания программ, для формирования которых используются индивидуальные блоки

20 триггерных ячеек.

Наиболее близким к изобретению по технической сущности является мно гоканальный регулятор температуры, содержащий последовательно соединенные блок адресации, запоминающее устройство, селектор, блок управле2 ния, обегающий блок, выходы которого подключены к исполнительным органам и третьему входу блока управления, а входы — к первому и пятому выходу блока управления, связанному так" же с вторым входом блока буферной памяти, к выходам термодатчиков H второму выходу блока сравнения, коммутатор, входами соединенный с двумя выходами блока управления и с выходом запоминающего устройства, а выходом через последовательно соединенные блок буферной памяти и сумматор — с первым входом запоминающего устройства, блок"программирования, связанный с первыми входами сумматора, селектора, блока управления и блока сравнения, и к второму входу сбегающего блока, подключенного к таймеру. Блок адресации состоит из генератора, счетчика, элемента И.

Блок программирования содержит блок переключателей и перепрограммируемое запоминающее устройство Г2 ).

В ряде практических случаев требуется формирование сложных законов программного управления, аппроксиS1 блока адресации.

3 10879

> мируемых кусочно-линейной функцией, из К-участков. Однако известное устройство может реализовать программу, состоящую только из трех линейных участков программы, что ограничивает область его применения.

Целью изобретения является расширение области применения регулятоI ра.

Поставленная цель достигается тем, что многопрограммный регулятор температуры, содержащий датчики температуры и исполнительные элементы по числу каналов, подключенные к соответствующим информационным 15 входам и управляющим выходам обегающего блока, подключенные к первому и второму выходам блока адресации, и соединенные последовательно блок памяти, коммутатор, первый блоК бу- 20 ферной памяти и сумматор, выходом подключенный к второму входу блока памяти, связанные с выходом блока aa" мяти, и соединенные последовательно . селектор уровня и блок управлейия, первым выходом соединенный с вторым входом коммутатора, вторым — с третьим

Ъ входом коммутатора, а третьим выходом — с первым управляющим входом обегающего блока, вторым управляю- 30 щим входом соединенного через блок. сравнения с первым выходом блока программирования и таймером, причем второй выход блока программирования связан с вторым входом сумматора, третий — с вторым входом селектора уровня, а четвертый — с вторым входом блока управления, третьим входом подключенного к адресному выходу сбегающего блока, блок адресации пер 4О вым и вторым выходами соединен с тактовым входом обегающего блока, третьим выходом соединен с третьим входом блока памяти, четвертым выходом — с вторым входом первого бло- 4 ка буферной памяти и стробирующим входом обегающего блока, содержит подключенный первым входом к первому и второму выходам блока адресации второй блок буферной памяти, выходом О подключенный к входу блока программирования, вторым входом подключенный к пятому выходу блока адресации, а третьим — к выходу блока сравнения.

Блок адресации в нем содержит последовательно соединенные генератор, первый и второй счетчики, триггер, третий счетчик, делитель, элемент И и элемент задержки, а также подключенный к второму выходу первого счетчика дешифратор, выходом соединенный с вторым входом элемента

И, и одновибратор, подключенный к выходу триггера и третьему входу элемента И, причем второй выход третьего счетчика является первым, второй выход второго счетчика — вторым, выход элемента задержки - третьйм, выход дешифратора — четвертым, а выход однавибратора — пятым выходами

Блок программирования в нем содержит подключенные к первому входу программного запоминающего элемента первый переключающий элемент, к второму входу — через второи элемент И второй переключающий элемент, причем второй вход второго элемента И, соединенный с третьим входом программного запоминающего элемента, является входом блока программирования, а выходы программного запоминающего элемента — выходами блока программирования.

Блок сравнения в нем содержит включенные последовательно третий элемент И, первый элемент НЕ, четвертый элемент И, элемент ИЛИ, выход которого является первым выходом блока сравнения, и пятый элемент И, а также подключенный к второму входу элемента ИЛИ шестой элемент И, к первому входу которого подключены выхо- . дами второй элемент НЕ и седьмой эле" мент И, к второму входу третий элемент НЕ, а к третьему — выход третьего элемента И, седьмой и восьмой эле" менты И, первыми входами подключенные к первому входу блока сравнения, соединенному с первыми входами третьего элемента И, вторыми входами соединенные с вторым входом блока сравнения, причем выход шестого элемента

И связан с вторым входом третьего элемента НЕ и вторым входом четвертого элемента И, третьим входом соединенного с выходом второго элемента НЕ, первый выход седьмого элемента И связан с вторым входом пятого элемента И, выход которого является вторым выходом блока сравнения а второй выход седьмого элемента И связан с первым входом шестого элемента И.

На фиг. 1 представлена структурная схема регулятора; на фиг. 2 . структурная схема блока адресации;

1087951 на фиг. 3 - структурная схема блока программирования; на фиг. 4 - струн: — . турная схема блока сравнения; на фиг. 5 - временные диаграммы.

Устройство содержит блок 1 адреса- s цми, второй 2 блок буферной памяти, блок 3 памяти, сумматор 4, коммутатор 5, первый.б блок буферной памяти, блок 7 программирования, селектор 8 уровня, блох 9 сравнения, таймер 10, 1О блок 11 управления, обегающий блок

12, датчики 13 температуры, исполни- р

,тельные элементы 14, генератор 15, с

: первый счетчик !6, дешифратор 17, второй счетчик 18, одновибратор 19 триггер 20, третий счетчик 21 делиЭ

1I тель 22., элемент И 23, элемент за: держки 24, переключающие элементы

Ш

25 и 26, второй элеиемт И 27, пров граииный запоминающий элемент 28, третий элемент И 29, первый элемент

НЕ 30, пятый элемент 31, седьмой 32 и восьмой 33 элементы И, четвертый элемент И 34, второй 35 и третий т

36 элементы НЕ, шестой элемент И 37, элемент ИЛИ 38. к

Влокм и узлы регулятора выполняап следующие функции. ц (Блок 1 адресации (фиг. 2) фор- Зо иирует по временной дмаграиие, представленной ма фиг. 5; следующие сиг налы на 1-5 выходах.

1) адресный сигнал А1 (выход "1"), снимаемый с разрядных выходов счетчика 21, имеющего емкость й, равную числу каналов регулирования (этот сигнал служит для управления блоком

3, обегающии блоком 12 и блоком 7 программирования);

4о

2) адресный сигнал А2 (выход "2") снимаеиый со счетчика 18 с емкостью !

К, равной максимальному числу участков мрограииы термообработки каждого ханала (зтот сигнал служит для уп" равления считыванием информации с блока 7);. ЗГсигнал разрешения записи в блок 3, поступающий с сумматора 4. (снимается с выхода последовательной цепочки, содержащей генератор 15, счетчики 16 н 18, триггер 20, счетчик 21, элемент И 23 и одновибратор

24, и формирует через каждый период

Т Ь К -2 М, один цикл перезаписи по .Хканалам, где L и М " емкости счетчика 16 и делителя 22);

Ф

4) иипульс на сброс памяти блока

2 в начальный момент опроса каждого канала (выход "4");

5) стробирующий импульс на выходе 5" для записи информации в блок

6 и записи логического уровня управляющего сигнала от блока 11, поступающего через блок 12 в фиксаторы ну-, левого порядка исполнительных элементов 14.

Сигнал стабильной частоты генеатора 15 поступает на счетчик 16 емкостью L 4, разрядные выходы которого соединены с дешифратором 17. огда в счетчике 16 записан код "2", ешифратор 17 выдает импульс на выход

4", а при коде "2" — сигнал разреения на формирование импульса по

ыходу "3" (пропущенные состояния четчика 16 служат для устранения лияния переходных процессов, вызваных переключениями элементов, и для беспечения заданного алгоритма рабоы). Счетчик 18 соединен с последнии азрядом счетчика 16 и с триггером 20, . оторый формирует паузу, необходимую для обеспечения считывания информаии с блока 7 и блока 3 и ее,переработки после выбора номера участка программы. При окончании в данном канале полного цикла опроса всех каналов одновибратор 19 осуществляет сброс памяти блока 2. С помощью делителя 22 осуществляется вырезка из сигнала длительностью Т импульса

Т Т/М для формирования сигнала разрешения записи. Блок 3 работает

"вкруговую" в режиме построчной выборки по адресному сигналу, выдавая канальную информацию на выходные шины об уровне сигнала задания и вместе с коммутатором 5, блоком

6 и сумматором 4 образует многоканальный формирователь индивидуальных линейно изменяющихся во времени программ териообработки изделий.

Причем темп нагрева определяется значением приращения, подаваемого на вход "1" сумматора 4 и периодом следования импульсов разрешения записи информации, поступающей с выхода "3" блока 1 адресации. С приходом адресного сигнала на вход блока 3 канальная информация считывается, через коммуратор 5 подается в блок 6 и заносится в него по сигналу с выхода "5" блока 1 адресации, далее суммируется сумматором 4 с заданным

1087951

7 значением приращения и, если присутствует сигнал разрешения записи на "2" входе блока 3, заносится в него вместо прежней информации по всем опрашиваемым каналам один раз в такт работы Т.

Информационный сигнал с выхода блока 3 подается на вход селектора

8, пропускающего на свой выход наименьший из входных сигналов, т.е. . 1Олибо код сигнала от блока 3, либо код уровня изотермы от блока 7. Обе" гающий блок 12 периодически-последовательно по адресному сигналу, определяющему .номер канала, подключает 15 выход "1" и вход "3" блока 11 управления соответственно к первому входу исполнительного элемента 14 и выходу датчйка t3. В блоке 11 сигнал датчика 13 усиливается, преобра" 20 зуется в код, сравнивается с сигналом задания, поступающим с селектора 8, определяется разность сигнала задания и обратной связи (сигнал ошибки), которая далее сравнивает- 25 ся с заданньпчн блоком 7 (выход "3") значениями гистерезнсов регулирования н коррекции. По результатам сравнения на выходе "1" формируется двухпозиционное регулирующее воздействие, 30

Если сигнал ошибки превышает гистерезис коррекции, появляется сигнал на.выходе "2" блока 11, который коммутатором 5 подключает к блоку

6 буферной памяти вместо сигнала от блока 3 сигнал обратной связи (сигнал датчика 13) от блока 11 (выход "3"). При срабатывании корректирующего контура в блок 3 заносится код сигнала датчика вместо сиг. 4р нала задания. Такая коррекция восстанавливает программу термообработки при сбоях, возникающих в результате действия производственных помех.

Блох 7 программирования (фиг. 3} выдает занесенную в него информацию: на вьмоде "1" — о температуре нагре- . ва ипи охлаждения (, выходе "2"— об уровне ограничения температуры Я®, выходе "3" — о значениях гистерезисов Р регулированияЬЯ и коррекции, на выходе "4" вЂ, о временных координатах

i-го участка программы (Т;, ь +1) °

Блок 7 состоит из декадного переключающего элемента 25 для установки 5 номера программируемого канала и номера участка канальной программы; декадного переключающего элемента 26

8 для задания значений записываемых параметров (темпа нагрева, уровня ограничения температуры, гистерезисы регулирования и коррекции, временные координаты ь;, В ; +1 начала и конца

i-го участка); элемента 27 и элемента 28, в качестве которого целесообразно использовать интегральные постоянные энергонезависимые ЗУ с электрическим перепрограммированием, например К558РР1 и т.п.

Запись информации осуществляется следующим образом.

Элементом 25 устанавливается номер программируемого канала, затем номер участка,(начиная с первого), элементом 26 устанавливаются значения режимных параметров, и вручную кратковременно нажимается кнопка подачи сигнала разрешения записи на элемент

27. Заданная элементом 26 информация в момент совпадения кода адресов элемента 25 и кода адресных сигналов

Аl и А2 записывается в соответствующую ячейку элемента 28. При отсутствии сигнала разрешения записи элемент

28, управляясь адресными сигналами, выдает по каждому из адресов А1 А2 полную информацию о параметрах участках программы без, записи новой ннфор/ мации. Количество участков канальных программ ограничено емкостью памяти элемента 28 по адресу А2 и может легко наращиваться от 2-х до 64-х и более до значения 2 . В качестве элек ментов 25 и 26 удобно использовать комплекты декадных (десятичных) переключателей с шифратором. При использовании однокоординатных элементов 28 адресные шины разделяются по усмотрению разработчика на две группы адресов Аl и А2 в соответствии с требуемым числом каналов и участков. Блок 9 сравнения по значениям временных координат i-го интервала (участка программы), снимаемых с выхода "4" блока 7 (il — начало, ; +1 — конец участка),определяет попадает ли текущее время таймера в этот интервал. Последовательный опрос участков в каждом канале с 1-го по К-й осуществляется до момента попадания текущего времени в

i-й интервал, когда сигнал вьмода

"1" блока 9,. зафиксирует блоком 2 адресный сигнал А2 на входе блока

7 до момента смены адресного сигнала

А1. Блок 7 программирования, таким

10 заносится график изменения регулируе мого параметра, аппроксимированный ломаной. линией из числа участков от 0 до К, при этом на каждом участ- ке задаются L. ; Т; +1, темп изме- . нения параметра (& — производная по температуре изделия), уровень ограничения параметра 0„„ íà i-м участке, гистерезисы регулирования и коррекции (при двухпозиционном управлении). Затем подается разрешающий сигнал (вручную) на соответствующий исполнительный элемент 14 (включением реле типа РПС). с этого момента по адресу А1 данного канала в блок 3 автоматически заносится значение начальной температуры объекта и начинается формирование программы в соответствии с занесенной в блок 7 информацией. При этом идет обычный процесс двухпозиционного регулирования температуры. При достижении параметром уровней ограничения селектор

8 и контур коррекции программы ограничивают сигнал задания на требуемом уровне. Окончание программы фиксируется блоком 9 сравнения. Если в процессе регулирования под действием помех происходят сбои программы, в работу вступает корректирующий контур, восстанавливающий в блоке 3 программное значение сигнала задания по сигналу обратной связи, переключение коммутатором 5 на информационный вход блока 3 информации. о температуре объекта.

Таким образом, изобретение представляет собой цифровой многоканальный многопрограммный регулятор температуры, который позволяет формировать в.каналах индивидуальные программы, состоящие из большого количества линейных участков, и существенно расширяет область его применения за счет обеспечения воэможности формирования практически любых законов изменения программы термообработ ки изделий во времени.

9 10879 образом, выдает на блоки регулятора информацию о режимных параметрах рабочего участка программы от момента фиксации данного участка до момента смены адреса А1, причем минимальное время фиксации информации (для К-го участка) составляет 1/2(1+К) и достаточно для формирования управляющего воздействия. При ь с„+1 на втором выходе блока 9 l0 появляется сигнал окончания цикла термообработки s рассматриваемом канале, отключающий через обегающий блок 12 соответствующий исполнительный элемент 14 от цепей управления. 15

Структура блока 9 реализует логические условия поиска нужного участка программы, характеризуемые попаданием текущего времени в интервал (ь,, Т; +1), и связанные с циклич- 20 ностью времени таймера .,:

1) если Г; и t ;+1 находятся в пределах одного интервала времени

0-24 ч (т.е. в пределах одних суток), то,; С ь„ с Т;+1; ?5

2) если ь ; и Г;+1 находятся на разных (соседних) интервалах времени, т.е. через временную отметку 24/О, то возможны варианты, когда ь . 1 Т1 Ь

Если текущее время находится вне искомого интервала, то при ; и ь;+1 находящихся по разные стороны отметки 24/О,соблюдается условиеь ь )ь;+1 а во всех других случаях

Т; +1. Элементы 29, 32 и 33 осуществляют операцию сравнения соответственно ь1 и В +1 11 и t.

7 +1, > и на основании результатов сравнения осуществляют с помощью ти- 40 повых логических элементов 30, 3 1, 34-38 указанные логические условия .поиска нужного участка программы.

Работает регулятор следующим образом.

Перед пуском любого из объектов или группы объектов регулирования в работу в блок 7 программирования

3087951

1087951.1087951

Составитель Л. Птенцова

РедактоР С. Львова ТехРед В.Далекорей

Корректор O. Билак

Заказ 2670/43 Тираж 842

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4