Многоканальное устройство обегающего контроля

 

МНОГОКАНАЛБНОЕ УСТРОЙСТВО ОБЕГАЮЩЕГО КОНТРОЛЯ, содержащее генератор импульсов, первый и второй регистры, первый и второй триггеры, первый и второй коммутаторы, первый элемент ИЛИ, датчики параметров и блоки регистрации , отличающееся тем, что, с целью повышения быстродействия устройства, в него введены первый и второй дешифраторы, счетчик импульсов, первые и вторые элементы И соответственно по числу блоков регистрации и датчиков параметров, третий коммутатор, второй, третий, четвертый и пятый элементы ИЛИ, первый, второй, третий и четвертый элементы задержки и блоки третьих триггеров по числу блоков регистрации и с числом третьих триггеров по числу датчиков параметров, причем выходы блоков регистрации подключены к нулевым входам соответствуюш.их блоков третьих триггеров и к первым входам соответствующих первых элементов И, соединенных вторыми входами, с инверсным выходом первого триггера и с первым управляющим входом второго коммутатора, а выходами - с входами первого элемента ИЛИ, подключенного выходом к единичному входу первого триггера, к первому входу второго элемента ИЛИ и к управляющему входу первого регистра, соединенного выходами с информационными входами второго коммутатора и с первыми входами первого дешифратора, подключенного вторыми входами к выходам второго регистра и к информационным входам третьего коммутатора, а выходами - к единичным входам блоков третьих триггеров , связанных прямыми выходами соответственно с управляющими входами первого коммутатора, подключенного выходами к входам блоков регистрации, а информационными входами - к информационным выходам датчиков параметров, соединенных управляющими выходами с первыми входами вторых элементов И, подключенных вторыми входами к прямому выходу триггера и к первому управляющему входу третьего коммутатора, а выходами - к входам третьего элемента ИЛИ, соединенного выходом с управляющим входом второго регистi ра, с нулевым входом первого триггера и с вторым входом второго элемента ИЛИ, под (Л ключенного выходом к нулевому входу второго триггера и к входу первого элемента задержки, связанного выходом со сбросовым входом счетчика импульсов и с входом второго элемента задержки, подключенного выходом к вторым управляющим входам второго и третьего коммутаторов и к входу третьего элемента задержки, соединенного выходом с первым входом четвертого эле00 мента ИЛИ, подключенного выходом к еди ничному входу второго триггера, связанного со прямым выходом с входом генератора импульсов , подключенного выходом к входу О5 четвертого элемента задержки и к счетному N входу счетчика импульсов, соединенного установочными входами с выходом пятого элемента ИЛИ, а выходами каждого разряда - с информационными входами первого и второго регистров и с входами второго дешифратора, подключенного выходами соответственно к третьим входам первых и вторых элементов И, связанных четвертыми входами с выходом четвертого элемента задержки , причем выходы второго и третьего коммутаторов подключены к входам пятого элемента ИЛИ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК зю G 05 В 2302

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ""1"..

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ (21) 3547740/18-24 (22) 27.12.82 (46) 23.04.84. Бюл. № 15 (72) Л. В. Друзь, Ю. П. Рукоданов, В. Н. Никифоров и Б. В. Солнцев (53) 621.396(088.8) (56) 1. Авторское свидетельство СССР № 647659 кл. G 05 В 23/02, 1979.

2. Авторское свидетельство СССР № 748355 кл. G 05 В 23/02, 1980 (прототип) . (54) (57) МНОГОКАНАЛЬНОЕ УСТРОИСТВО ОБЕГАЮЩЕГО КОНТРОЛЯ, содержащее генератор импульсов, первый и второй регистры, первый и второй триггеры, первый и второй коммутаторы, первый элемент ИЛИ, датчики параметров и блоки регистрации, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены первый и второй дешифраторы, счетчик импульсов, первые и вторые элементы И соответственно по числу блоков регистрации и датчиков параметров, третий коммутатор, второй, третий, четвертый и пятый элементы ИЛИ, первый, второй, третий и четвертый элементы задержки и блоки третьих триггеров по числу блоков регистрации и с числом третьих триггеров по числу датчиков параметров, причем выходы блоков регистрации подключены к нулевым входам соответствующих блоков третьих триггеров и к первым входам соответствующих первых элементов И, соединенных вторыми входами. с инверсным выходом первого триггера и с первым управляющим входом второго коммутатора, а выходами — с входами первого элемента ИЛИ, подключенного выходом к единичному входу первого триггера, к первому входу второго элемента ИЛИ и к управляющему входу первого регистра, соединенного выходами с информационными входами второго коммутатора и с первыми входами первого дешифратора, „„SU„„1087964 А подключенного вторыми входами к выходам второго регистра и к информационным входам третьего коммутатора, а выходами— к единичным входам блоков третьих триггеров, связанных прямыми выходами соответственно с управляющими входами первого коммутатора, подключенного выходами к входам блоков регистрации, а информационными входами — к информационным выходам датчиков параметров, соединенных управляющими выходами с первыми входами вторых элементов И, подключенных вторыми входами к прямому выходу триггера и к первому управляющему входу третьего коммутатора, а выходами — к входам третьего элемента ИЛИ, соединенного выходом с управляющим входом второго регистра, с нулевым входом первого триггера и с щ

С2 вторым входом второго элемента ИЛИ, подключенного выходом к нулевому входу второго триггера и к входу первого элемента задержки, связанного выходом со сбросо- С вым входом счетчика импульсов и с входом второго элемента задержки, подключенного выходом к вторым управляющим входам второго и третьего коммутаторов и к входу третьего элемента задержки, соединенного выходом с первым входом четвертого элемента ИЛИ, подключенного выходом к еди- 00 ничному входу второго триггера, связанного прямым выходом с входом генератора импульсов, подключенного выходом к входу четвертого элемента задержки и к счетному входу счетчика импульсов, соединенного установочными входами с выходом пятого элемента ИЛИ, а выходами каждого разряда — с информационными входами первого и второго регистров и с входами второго дешифратора, подключенного выходами соответственно к третьим входам первых и вторых элементов И, связанных четвертыми входами с выходом четвертого элемента задержки, причем выходы второго и третьего коммутаторов подключены к входам пятого элемента ИЛИ.

1087964

1

Изобретение относится к автоматике и может быть использовано для сбора и обработки информации от различных источников в системах автоматизированного контроля и управления.

Известно устройство для обегающего контроля параметров, содержащее блок индикации, блоки ключей, преобразователи, датчики, кольцевой регистр сдвига, генератор импульсов (1).

Однако для данного устройства характерны последовательный опрос датчиков и наличие временного интервала, в течение которого вывод информации от очередного датчика невозможен из-за занятости канала регистрации выводом информации от предыдущего датчика. Наличие только одного канала регистрации информации ограничивает быстродействие устройства и его функциональные возможности.

Наиболее близким техническим решением к изобретению является устройство, содержащее входные регистры, информационные входы которых соединены с -выходами соответствующих датчиков контролируемых параметров, считывающие входыс выходами первого коммутатора, а выходы через элемент ИЛИ вЂ” с нулевыми входами первого и второго триггеров, выходы которых подключены к первым входам соответственно первого и второго ключевых элементов, выход первого ключевого элемента через второй коммутатор соединен с входами выходных регистров, а второй вход второго ключевого элемента — с выходом генератора импульсов, причем выход второго ключевого элемента соединен с входом первого коммутатора. единичным входом первого триггера и вторым входом первого ключевого элемента (2).

Недостаток известного устройства заключается в невозможности регистрации информации несколькими блоками регистрации от группы датчиков контролируемых параметров, в невозможности автоматического подключения блоков регистрации по мере их освобождения от регистрации к датчикам, требующим обслуживания. Это снижает быстродействие устройства.

Целью изобретения является повышение быстродействия устройства путем автоматического подключения датчиков контролируемых параметров к незанятым блокам регистрации в любых комбинациях.

Поставленная цель достигается тем, что в многоканальное устройство обегающего контроля, содержащее генератор импульоов, первый и второй регистры, первый и второй триггеры, первый и второй коммутаторы, первый элемент ИЛИ, датчики параметров и блоки регистрации, введены первый и второй дешифраторы, счетчик импульсов, пер2 вые и вторые элементы И соответственно по числу блоков регистрации и датчиков параметров, третий коммутатор, второй, третий, четвертый и пятый элементы ИЛИ, пер. вый, второй, третий и четвертый элементы задержки и блоки третьих триггеров по числу блоков регистрации и с числом третьих триггеров по числу датчиков параметров, причем выходы блоков регистрации подключены к нулевым входам соответствуюtp щих блоков третьих триггеров и к первым входам соответствующих первых элементов

И, соединенных вторыми входами с инверсным выходом первого триггера и с первым управляющим входом второго коммутатора, а выходами — с входами первого элемента ИЛИ, подключенного выходом к единичному входу первого триггера, к первому входу второго элемента ИЛИ и к управляющему входу первого регистра, соединенного выходами с информационными входами второго коммутатора и с первыми входами первого дешифратора, подключенного вторыми входами к выходам второго регистра и к информационным входам третьего коммутатора, а выходами — к единичным входам блоков третьих триггеров, связанных прямы25 ми выходами соответственно с управляющими входами первого коммутатора, подключенного выходами к входам блоков регистрации, а информационными входами— к информационным выходам датчиков параметров, соединенных управляющими выходами с первыми входами вторых элементов

И, подключенных вторыми входами к прямому выходу триггера и к первому управляющему входу третьего коммутатора, а выходами — к входам третьего элемента ИЛИ, соединенного выходом с управляющим входом второго регистра, с нулевым входом первого триггера и с вторым входом второго элемента ИЛИ, подключенного выходом к нулевому входу второго триггера и к входу первого элемента задержки, связан40 ного выходом со сбросовым входом счетчика импульсов и с входом второго элемента задержки, подключенного выходом к вторым управляющим .входам второго и третьего коммутаторов и к входу третьего элемента задержки, соединенного выходом с первым

45 входом четвертого элемента ИЛИ, подключенного выходом к единичному входу второго триггера, связанного прямым выходом с входом генератора импульсов, подключенного выходом к входу четвертого элемента задержки и к счетному входу счетчика импульсов, соединенного установочными входами с выходом пятого элемента ИЛИ, а выходами каждого разряда — с информационными входами первого и второго регистров и с входами второго дешифратора, подключенного выходами соответственно к третьим входам первых и вторых элементов

И, связанных четвертыми входами с выходом четвертого элемента задержки, причем

1087964 выходы второго и третьего коммутаторов подключены к входам пятого элемента ИЛИ.

На фиг. 1 дана блок-схема устройства; на фиг. 2 — схема первого коммутатора; на фиг. 3 —. схема второго и третьего коммутаторов.

Устройство содержит датчики 1 параметров, блоки 2 регистрации, первый коммутатор 3, второй дешифратор 4, первые элементы И 5, вторые элементы И 6, первый элемент ИЛИ 7, третий элемент ИЛИ 8, первый триггер 9, счетчик 10 импульсов, первый регистр 11, второй регистр 12, второй элемент ИЛИ 13, генератор 14 импульсов, второй триггер 15, второй коммутатор

16, третий коммутатор 17, четвертый элемент ИЛИ 18, пятый элемент ИЛИ 19, вход

20 устройства, первый элемент 21 задержки, второй элемент 22 задержки, третий элемент 23 задержки, четвертый элемент 24 задержки, первый дешифратор 25, третьи триггеры 26. Первый коммутатор 3 содержит шестые элементы ИЛИ 27, элементы

И 28. Второй и третий коммутаторы 16 и 17 содержат элементы И 29.

Устройство работает следующим образом.

В исходном состоянии счетчик 10, регистры 11 и 12 триггеры 9 и 15 находятся в нулевом состоянии. По сигналу «Пуск», поступающему по входу 20 устройства через элемент ИЛИ 18, устанавливается в единичное состояние триггер 15, который включает генератор 14 импульсов. Генератор 14 генерирует последовательность импульсов, которая поступает на счетный вход счетчика 10 импульсов. Кроме того, каждый импульс генератора 14 задерживается элементом 24 задержки и подается в качестве импульса считывания на входы элементов

И 5 и И 6, счетчик 10 импульсов вместе с дешифратором 4 образует распределитель, сигналы с выхода которого последовательно опрашивают через элементы И 5 или И 6 блоки регистрации 2 и датчики 1. Опрос элементов И 5 и И 6 производится периодами, причем каждый период состоит из двух циклов. В первом цикле через элементы И 5 опрашиваются блоки 2 регистрации во втором цикле — через элементы И 6 датчики 1, после чего периоды повторяются. Номер цикла определяется состоянием триггера 9: нулевое состояние соответствует опросу элементов И 5, единичное — опросу элементов

И 6.

В исходном состоянии сигнал высокого потенциала с инверсного выхода триггера 9 определяет первый цикл и подготавливает к открыванию элементы И 5. Поэтому сигналы о выходе дешифратора 4 опрашивают сначала элемент И 5. Блоки 2 регистрации при условии их готовности к работе и незанятости выдают сигналы готовности на соответствующие элементы И 5. При совпадении всех четырех сигналов на входах данного опрашиваемого элемента И 5, например И 5 — 1, соответствующего незанятому блоку 2 — 1 регистрации, этот элемент И

5 — 1 открывается и выдает сигнал через элемент ИЛИ 7 на вход разрешения записи регистра 11. При этом в регистр 11 с выходов счетчика 10 записывается двоичный код порядкового номера соответствующего блока 2 — 1 регистрации. С выходов регистра ll этот код подается на входы коммутатора 16 и на первые входы дешифратора 25. Одновременно сигнал с выхода элемента ИЛИ 7 устанавливает в единичное состояние триггер 9 и через элемент

ИЛИ 13 — в нулевое состояние триггер 15.

Триггер 9 закрывает коммутатор 16 сигналом со своего инверсного выхода и подготавливает к открыванию коммутатор 17 сигналом со своего прямого выхода. Триггер 15

20 отключает генератор 14 и счетчик 10 остается в состоянии, соответствующем первому в процессе данного цикла опроса, незанятому блоку 2 — 1 регистрации. Кроме того, сигнал с выхода элемента ИЛИ 13 поступает на вход последовательной цепи из элементов 21 — 23 задержки с выходов которых последовательно выдаются сигналы управления. Сигнал с выхода элемента 21 задержки обнуляет счетчик 10, при этом сбрасываются сигналы с выходов дешифратора 4. Сигнал с выхода элемента 22 задержки подается на вторые управляющие входы (считывания) коммутаторов 16 и 17.

При этом открывается коммутатор 17, подготовленный к открыванию триггером 9, на информационных входах которого от35 сутствует информация, так как регистр 12 находится в нулевом состоянии. Счетчик

10 также находится в нулевом состоянии и на этом заканчивается первый цикл опроса.

Сигнал с выхода элемента 23 задержки через элемент ИЛИ 18 снова устанавливает в единичное состояние триггер 15 и происходит второй цикл работы. Во втором цикле опроса дешифратор 4 опрашивает элементы И 6, соответствующие датчикам l.

Каждый из датчиков 1, подготовленный к

45 выдаче информации, выдает сигнал готовности на соответствующий вход соответствующего элемента Й 6, например датчик

1 — 1 на вход элемента И 6 — 1. При этом выходной сигнал элемента И 6 — 1, открывающегося дешифратором 4 при опросе, обнуляет через элемент ИЛИ 8 триггер 9, который подготавливает к открыванию коммутатор 16, записывает в регистр 12 код состояния счетчика 10, соответствующий порядковому номеру датчика 1 — 1, и, ана логично описанному, через элемент ИЛИ

13 — обнуляет триггер 15, выключает генератор 14 и включает цепь элементов 21 — 23 задержки. С выходов регистра 12 двоичный!

087964

50 код, соответствующий первому в процессе данного цикла опроса датчику 1, который выдает сигнал готовности на элемент И 6, подается на вторую группу входов дешифратора 25.

Таким образом, после выполнения второго цикла опроса в данном периоде, на первые и вторые входы дешифратора 25 поступают с выходов регистраторов ll и 12 соответственно старшие и младшие разряды кода слова, которое состоит из кодов номеров блока регистрации и датчика, зафиксированных в первом и втором циклах опроса. Кодовые слова на входах де. шифратора 25 соответствуют определенным сочетаниям блоков 2 регистрации и датчиков

1 и декодируются дешифратором 25. После декодирования срабатывает соответствующий из триггеров 26 блока, который через коммутатор 3 подключает информационные выходы датчика 1 — 1 к входам блока 2 — 1 регистрации. При этом задействованный блок регистрации снимает сигнал готовности с входа соответствующего элемента И 5 и нулевого входа соответствующего триггера 26. После этого сигнал с выхода элемента 21 задержки обнуляет счетчик 10, сигнал с выхода элемента 22 задержки открывает коммутатор 16, подготовленный к открыванию триггером 9. При этом с выходов регистра 11 двоичный код номера блока 2 — 1 регистрации, на котором был остановлен первый цикл работы, записывается в счетчик 10 через коммутатор 16 и элемент ИЛИ 19. Таким образом, следующий период работы и его первый цикл начинается с того положения, на котором был остановлен счетчик 10 в первом цикле предыдущего опроса. Сигналом с выхода элемента 23 задержки через элемент ИЛИ 18, триггер 15 снова устанавливается в единичное состояние, включается генератор 14, первый импульс которого в данном следующем периоде переводит счетчик 10 в состояние, соответствующее опросу элементов

И 5, последующих за элементом И 5 — 1, и описанный процесс повторяется. Вторые циклы опроса элементов И 6 в последующих периодах начинаются с состояния счетчика 10, на котором он был остановлен в предыдущих периодах и которое определяется содержимым регистра 12. Код с выходов регистров 12 записывается в счетчик 10 через коммутатор 17 и элемент ИЛИ

19 сигналом с выхода элемента 22 задержки аналогично описанному. После освобождения блоки 2 регистрации вновь выдают сигналы готовности на соответствующие элементы И 5, обнуляют соответствующие им группы триггеров 26, и таким образом устройство подготавливается для регистрации информации от других датчиков 1, требующих обслуживания, которые подключаются к этим блокам регистрации в последующие периоды обегающего опроса. В случае занятости всех блоков 2 регистрации и готовности датчиков 1 к выдаче информации, т. е. при отсутствии сигналов готовности на выходах блоков 2 регистрации и наличии сигналов готовности на выходах датчиков 1, все элементы И 5 закрыты, триггер 9 остается в нулевом состоянии и дешифратор 4 периодически опрашивает только элементы И 5 до тех пор, пока не освободится от регистрации какой-либо из блоков 2 и не откроется соответствующий ему элемент И 5. В случае неготовности всех датчиков 1 к регистрации информации и при наличии незанятых блоков 2 регистрации, все элементы И 6 закрыты, триггер 9 остается в единичном состоянии и дешифратор

4 периодически опрашивает только элементы И 6 до тех пор, пока не появится сигнал управления на выходе какого-либо издатчиков 1.

Предлагаемое устройство обеспечивает непрерывный обегающий контроль датчиков контролируемых параметров, по мере освобождения занятых блоков регистрации автоматически подключает к ним датчики, требующие обслуживания, сокращает время ожидания датчиков и простоя блоков регистрации, повышает пропускную способность комплекса блоков регистрации.

Указанные преимущества достигаются введением в устройство двух дешифраторов, счетчика, двух групп элементов И, четырех элементов ИЛИ, коммутатора, элементов задержки и группы триггеров, с помощью которых производится выявление датчиков, требующих обслуживания, и подключение их по мере необходимости к незанятым блокам регистрации в произвольных сочетаниях. Технико-экономический эффект от использования изобретения заключается в сокращении времени простоя блоков регистрации, которые по мере освобождения автоматически подключаются к датчикам информации в произвольных комбинациях, в сокращении времени ожидания источников информации, в повышении производительности всего комплекса аппаратуры датчиков и блоков регистрации, что обусловлено расширением коммутационных возможностей устройства.

10879б4

1087964.г к трцгге аи к rpuzzepon к rpuzzepa к датчиком

2Б-1 Яб -2 Яб- K 1

peauerpauuu

2 разряды 5ходнагп кода

° ° ° °

° ° ° °

Составитель Н. Горбунова

Редактор Н. Данкулич Техред И. Верес Корректор А Зимокосов

Заказ 2672/44 Тираж 842 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретеннй и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4