Устройство для управления однофазным тиристорным инвертором

 

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОДНОФАЗНЫМ ТИРИСТОРНЫМ ИНВЕРТОРСМ , содержащее задающий генератор, к выходу которого последовательно подсоединены первый элемент задержки , регулятор длительности импульсов и второй элемент задержки, блок управления предварительным инвертором , основной пересчетнь блок, состоящий из двенадцати ячеек пересчета , основные и дополнительные элементы совпадения, при этом первые входы основных элементов совпадения подключены к соответствую 1;им выходам основного пересчетного блока, вторые их входы подключены к выходу регулятора длительности импульсов, первые входа дополнительных элементов совпадения соединены с выходами датчиков направления тока нагрузки, вторые их BxofHJ подключены к входу второго элемента эадерхскй, а третьи входы соответственно к выходам второй, третьей, восьмой и девятой ячеек основного пересчетного блока, блок коррекции, содержаний элемент ИЛИ, входы которого подключены к выходам первой и седьмой ячеек основного пересчетного блока, отличаю щ е е с .я тем, что, с целью расширения функциональных возможностей и улучшения гармонического спектра выходного напряжения при широком диапазоне регулирования, оно снабжено вспомогательный пересчетным блоком , состоящим, например, из трёх ячеек пересчета, блок управления предварительным инвертором выполнен на двух триггерах и четырех элементах И с прямьтмн и инверсными входами , в блок коррекции введены три группы логических элементов, первая группа логических элементов содержит семь элементов ИЛИ, один из которых шестивходовый, а остальные двухвходовые, и девять двухвходовых элементов И, вторая группа логических элементов содержит три элемента ИЛИ, из которых один четырехвходовый , а остальные двухвходовые, и пять двухвхоловых элементов И, третья группа содержит четыре двух входовых элемента ИЛИ, при этом (Л вспомогательнь-й пересчетный блок включен между вторым элементом задержки и основньм пересчетным блоком , вторым входом первый элемент И первой группы через первьй двухвходовый элемент ИЛИ подключен к первой и второй ячейкам дополнительного пересчетного блока, а первым входом через шестивходовый элемент сх ИЛИ - к выходам четных ячеек основного пересчетного блока, выход элесо мента И подключен к вторым прямому vl и инверсному соответственно входам второго и третьего элементов И перСЛ вой группы, к первым входам этих сл элементов и первым входам четвертого , пятого элементов первой группы и третьего, пятого элементов второй группы подсоединен выход второго элемента задержки, выходы второго и третьего элементов И первой группы подключены соответственно к вторым входам третьего и четвертого элемен .тов ИЛИ, причем первый вход третьего элемента ИЛИ соединен с инверсным выходом четвертого элемента ИЛИ, а первый вход четвертого элемента ИЛИ с инверсным выходом третьего элемен

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(59 Н 02 Р 13/18!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1 „ :

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И О)НРЫТИЙ (21) 3468444/24-07 (22) 15.07.82 (46) 30.04.84. Вюл. Р 16 (72) В.E.Тонкаль, Э.Н.1 речко и A.Ï.Ëåâ÷óê (7l) Институт электродинамики

АН УССР (53) 621.316.727(088.8) (56) 1. Авторское свидетельство СССР

Р 517133, кл. Н 02 Р 13/18, 1974.

2. Авторское свидетельство СССР

9 771850, кл. Н 02 Р 13/18, 1978. (54) (57) 1. УСТРОЯСТВО Для УпРАВЛВНИЯ ОДНОФАЗНЫМ ТИРИСТОРНЫМ ИНВЕРТОРОИ, содержащее задающий генератор, к выходу которого последовательно подсоединены первый элемент задержки, регулятор длительности импульсов и второй элемент задержки, блок управления предварительным инвертором, основной пересчетньй блок, состоящий из двенадцати ячеек пересчета, основные и дополнительные элементы совпадения, при этом первые входы основных элементов совпадения подключены к соответствуют,им выходам основного пересчетного блока, вторые их входы подключены к выходу регулятора длительности импульсов, первые входы дополнительных элементов совпадения соединены с выходами датчиков направления тока нагрузки, вторые .их входы подключены к входу второго элемента задержки, а третьи входы— соответственно к выходам второй, третьей, восьмой и девятой ячеек основного переечетного блока, блок коррекции, содержа| ий элемент ИЛИ, входы которого подключены к выходам первой и седьмой ячеек основного пересчетного блока, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей и улучшения гармонического спектра выходного напряжения при широком диапазоне регулирования, оно снабже„„SU„„1089755 А но вспомогательньм пересчетныч блоком, состояцим, например, из трех ячеек пересчета, блок управления предварительным инвертором выполнен на двух триггерах и четырех элементах И с прямыми и инверсными входами, в блок коррекции введены три группы логических элементов, первая группа логических элементов содержит семь элементов ИЛИ, один из которых шестивходовый, а остальные двухвходовые, и девять двухвходовых элементов И, вторая группа логических элементов содержит три элемен" та ИЛИ, из которых один четырехвходовый, а остальные двухвходовые, и пять двухвходовых элементов И,третья группа содержит четыре двух Е входовых элемента ИЛИ, прн этом вспомогательньй пересчетный блок включен между вторым элементом задержки и основньм пересчетным бло- % ком, вторым входом первый элемент

И первой группы через первьй двухвходовый элемент ИЛИ подключен к первой и второй ячейкам дополнитель- >, ного пересчетного блока, а первым входом через шестивходовый элемент. 4 )

ИЛИ вЂ” к выходам четник ячеек основ- (ф ного пересчетного блока, выход элемента И подключен к вторьм прямому СО и ин .ерсному соответственно входам е 1 второго и третьего элементов И первой группы, к первым входам этих элементов и первьм входам четверто- (Я го, пятого элементов первой группы и третьего, пятого элементов второй группы подсоединен выход второго элемента задержки, выходы второго и,фвю третьего элементов И первой группы подключены соответственно к вторьпч входам третьего и четвертого элементов ИЛИ, причем первый вход третьего элемента ИЛИ соединен с инверсным выходом четвертого элемента ИЛИ, а первьй вход четвертого элемента ИЛИ с инверсным выходом третьего элемен1689755 та ИЛИ, к первым входам четвертого и пятого элементов И первой группы под- соединен инверсный выход четвертого элемента ИЛИ, к вторым входам этих элементов подключены соответственно выходы регулятора длительности импульсов и второго элемента задержки, первый вход пятого элемента ИЛИ подключен к выходу первого элемента И, а второй вход соединен с выходом эле мента ИЛИ блока коррекции, который соединен также с первым входом третьего элемента ИЛИ второй группы, вь ход пятого элемента ИЛИ подсоединен к вторым прямому и инверсному входам соответственно шестого и седьмого элементоВ И, выходы этих элементов H подключены к вторым входам соответственно шестого и седьмого элементов ИЛИ, причем первый вход шестого элемента ИЛИ соединен с инверсным выходом седьмого элемента ИЛИ, а первый вход седьмого элемента ИЛИ с инверсным выходом шестого элемента ИЛИ, инверсный выход седьмого элемента ИЛИ подсоединен к инверсным первому и второму входам соответственно восьмого и девятого элементов И, к двум оставшимся входам этих элементов подключены соответственно выходы регулятора длительности импульсов и второго элемента задержки, первым входом первый элемент И второй группы через первый элемент ИЛИ подключен к второй и третьей ячейкам вспомогательного пересчетного блока, вторым входом через второй элемент ИЛИ подключен к третьей, пятой, девятой и одиннадцатой ячейкам основного пересчетного блока, выход элемента И подсоединен к второму входу третьего элемента ИЛИ и вторым входам второго и третьего элсментов И, выход третьего элемента ИЛИ подсоединен к вторьм инверсным входам четвертого и пятого элементов И, первые входы второго и четвертого элементов И

Изобретение относится к электротехнике и может быть использовано в регулируемых вторичных источниках пи. тания с квазисинусоидальным выходным напряжением, в частности, относится к автономньм тиристорным инвер торам, формирующим кривую выходного напряжения путем амплитудно-импульсной модуляции (АИМ) за счет коммутации вторичных обмоток трансформатора.

Известно устройство для управления инвертором, содержащее задающий подсоединены к выходу задаюцего генератора, выходы четвер того элемента

И первой группы и второго элемента

И второй группы через первый элемент

ИЛИ третьей группы подключены к вхору первого триггера блока управления предварительным инвертором, выходы пятого элемента И первой груп.пы и третьего элемента И второй группы через второй элемент ИЛИ третьей группы подключены к вторым инверсным входам двух элементов И блока управления предварительныч инвертором, первые входы которых подсоединены к выходам IIepaoro триггера этого блока, выходы восьмого элемента И первой группы и четвертого элемента И второй группы через третий элемент ИЛИ третьей группы подсоединены к входу второго триггера блока управления предварительным инвертором, выходы девятого элемента И первой группы и пятого элемента И второй группы через четвертый элемент ИЛИ третьей группы подсоединены к вторым инверсным входам элементов И блока управления предварительным инвертором, первые входы которых подсоединены к выходам второго триггера этого блока.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем,что вспоогательный пересчетный блок выполнен с целым числом ячеек Л > 3, а первые элементы ИЛИ первой и второй групп выполнены с числом входов на единицу меньше числа ячеек вспомогательного пересчетного блока, причем входы первого элемента ИЛИ первой группы поочередно подключены к выходам с первой до предпоследней ячеек вспомогательного пересчетного блока, а входы первого элемента ИЛИ второй группы поочередно подключены к выходам с второй до последней ячеек вспомогательного пересчетного блока.

Ъ генератор, триггер, элементы задержки, регулятор длительности импульсов, пересчетный блок, элементы совпадения и формирователи импульсов управления тиристорами. Это устройство позволяет регулировать ширину импульсов формируемых ступеней напряжения t.l3

К недостатку этого устройства следует отнести ограниченные функциональные возможности, которые не позволяют формировать квазисинусоидальное напряжение путем улучшенной

1089755

ANN с нулевымн ступенями напряжения на тактовом интервале в начале каждой полуволны напряжения.

Наиболее близким по технической сущности к изобретению является уст. ройство для управления однофазным тиристорным иннертором, содержащее задающий генератор, первый элемент

-задержки, регулятор длительности импульсов управления тиристорами, второй элемент задержки, пересчетный блок, элементы совпадения, блок

10 коррекции и блок управления предварительным инвертором (23.

Недостатком известного устройства является низкое качество выходной электрической энергии при широком диапазоне регулирования.

Цель изобретения — расширение функ циональных возможностей и улучшение гармонического спектра выходного напряжения при широком диапазоне регулирования.

Поставленная пель достигается тем, что в устройство для управления тиристорным однофазным инвертором, содержащее задающий генератор, к выходу которого последовательно подсоедииены первый элемент задержки, регулятор длительности импульсов и второй элемент задержки, блок управления предварительным инвертором, основной пересчетный блок, состоящий из двенадцати ячеек пересчета, основ

30 ные и дополнительные элементы совпадения, при этом первые входы основных элементов совпадения подключены к соответствующим выходам основного пересчетного блока, вторые их входы подключены к выходу регулятора длительности импульсов, первые входы дополнительных элементов совпадения соединены с выходами датчиков

40 направления тока нагрузки, вторые их входы подключень к входу второго эле60 двухвходовых элементов И, вторая группа логических элементов содержит три элемента ИЛИ, из которых один четырехвходоный, а остальные двухвходоные, и пять двухвходовых элеменгов И, третья группа содержит. четы- 65 мента задержки, а третьи входы под- 45 ключены соответственно к выходам второй, третьей, восьмой и девятой ячейкам основного пересчетного блока, блок коррекции, куда входит элемент ИЛИ, входы которого подключены к выходам первой и седьмой ячеек основного пересчетного блока, дополнительно введены вспомогательный пересчетный блок, состоявший, например, из трех ячеек пересчета, и три группы логических элементов в блок коррекции, первая группа логических элементов содержит семь элементов

ИЛИ, один из которых шестинходовый, а остальные днухвходовые, и девять ре двухвходовьх элемента ИЛИ, блок управления преднарительньм инвертором выполнен на двух триггерах и четырех элементах И с прямыми и инверсными входами, вспомогательный пересчетный блок включен между вторым элементом задержки и основным пере счетным блоком, вторьич входом первый элемент И первой группы через первый двухвходовый элемент ИЛИ подключен к первой и второй ячейкам дополнительного пересчетного блока, а первым нходом через шестквходовый элемент ИЛИ вЂ” к выходам четных ячеек основного пересчетного блока, выход элемента И подключен к вторич прямому и инверсному соответственно входам нторого и третьего элементов

И первой группы, к первым входам этих элементов и первым входам четвертого, пятого элементов И первой группы и третьего, пятого элементов

И второй группы подсоединен выход второго элемента задержки, выходы второго и третьего элементов И первой группы подключены соответственно к вторым входам третьего и четвертого элементов ИЛИ, причем первый вход третЬего элемента ИЛИ соединен с инверсньм Bbõoäoì четвертого элемента ИЛИ, а первый вход четвертого элемента ИЛИ вЂ” с инверсным выходом третьегo элемента ИЛИ к первьм входам четвертого и пятого элементов И первой группы подсоединен инверсный выход четвертого элемента

ИЛИ, к вторым входам этих элементов подключены соответственно выходы регулятора длительности импульсов и второго элемента задержки, первый вход пятого элемента ИЛИ подключен к выходу первого элемента И, а второй вход соединен с вьлодом элемента ИЛИ блока коррекции, который соединен также с первьм входом третьего элемента ИЛИ второй группы, выход пятого элемента ИЛИ подсоединен к вторым прямому и инверсному входам соответстненного шестого и седьмого элементов И, выходы этих элементов

И подключены к вторым входам соответственно шестого и седьмого элементов ИЛИ, причем первый вход шестого элемента ИЛИ соединен с инверсным выходом седьмого элемента ИЛИ, а пЕрный вход седьмого элемента ИЛИ с инверсным выходом шестого элемента ИЛИ, инверсный выход седьмого элемента ИЛИ подсоединен к инверсным первому и второму входам соответственно восьмого и девятого элементов И, к двум оставшимся входам этих элементов подключены соответственно выходы регулятора длительности импульсов и второго элемента задержки, первым входом первый элемент И второй группы через первый элемент ИЛИ подключен к второй и третьей ячей1089755 кам дополнительного пересчетного блока, вторым входом через второй элемент ИЛИ подключен к третьей, пятой, девятой и одиннадцатой ячейкам основного пересчетного блока, выход элемента И подсоединен к второму 5 входу ".ðåòüåãî элемента ИЛИ и вторым входам второго и третьего элементов

И, выход третьего элемента ИЛИ подсоединен к вторым инверсным входам четвертого и пятого элементов И, пер IQ вые входы второго и четвертого элементов И подсоединены к выходу задавшего генератора, выходы четвертого элемента И первой группы и второго элемента И второй группы через первый элемент ИЛИ третьей группы подключены к входу первого триггера блока управления предварительным инвертором, выходы пятого элемента И первой группы и третьего элемента

И второй группы через второй элемент

ИЛИ третьей группы подключены к нтоl рым иннерсным входам двух элементой

И блока управления предварительным инвертором, первые нходы которых подсоединены к выходам первого триггера этого блока, выходы восьмого элемента И первой группы и четвертого элемента И второй группы через третий элемент ИЛИ третьей группы подсоединены к нходу второго триггера блока управления предварительным иннертором, вьлоды девятого элемента

И первой группы и пятого элемента И второй группы через четвертый элемент ИЛИ третьей группы подсоедине- З5 ны к вторым инверсным входам двух элементон И блока управления преднарительньм инвертором, перные входы которых подсэединены к выходам второго триггера этого блока. 40

Кроме того, дополнительный пересчетный блок выполняется с целым числом ячеек Д=З, а также увеличивается число нходон первых логических ° элементов первой и нторой групп на единицу меньше числа ячеек вспомогательного пересчетного блока, причем входы первого элемента ИЛИ первой группы поочередно подключены к вы<одам от первой до предпоследней ячеек вспомогательного пересчетного блока, а выходы первого элемента ИЛИ нторой группы поочередно подключены к ныходам от второй до.последней ячеек вспомогательного пересчетного блока. 55

На фиг. 1 приведена блок-схема устройства; на фиг. 2 — диаграмма его работы; на фиг. 3 — силовая схема иннертора.

Устройство для управления тирис- 6() торньтк однофазным иннертором содержит (фиг. 1) задающий генератор 1, к выходу которого последовательно подсоединены первьй элемент 2 задержки, регулятор 3 длительности импуль- 65 сов, второй элемент 4 задержки, дополнительный пересчетный блок 5, основной пересчетный блок 6, к выходам которого подсоединены вторые входы основных элементов 7 совпадения, перг вые входы которых соединены с выходом регулятора 3 длительности импульсов, первые входы дополнительных элементов 8 совпадения соединены с выходами 9-12 усилителей 13 и 14, связанных с датчиками 15 и 16 тока в силовой цепи (фиг. 3), вторые входы которых соединены с входом второго элемента 4 задержки, а третьи входы подключены соответственно к выходам второй, третьей, восьмой и девятой ячейкам основного пересчетного блока. Выходы первой и седьмой ячеек основного пересчетного блока 6 подключены к входам элемента ИЛИ

17 блока 18 коррекции. Выходы первой и второй ячеек дополнительного пересчетного блока соединены с входами элемента ИЛИ 19 блока 18 коррекции, выходы второй, четвертой, шестой, восьмой, десятой и двенадцатой ячеек основного пересчетного блока 6 подключены к входам второго элемента ИЛИ 20 блока 18 коррекции.

Кроме двух указанных к элементам первой группь логических элементов блока 18 коррекции относятся еще пять элементон ИЛИ 21-25 и девять элементов И 26-34. Входы вто ой и третьей ячеек дополнительного пересчетного блока 5 соединены с входами элемента ИЛИ 35 блока 18 коррекции, выходы третьей, пятой, денятой и одиннадцатой ячеек основного пересчетного блока б подключены к выходам второго элемента ИЛИ 36 . Кроме двух указанных к элементам второй группы логических элементон блока

18 коррекции относятся еще один элемент ИЛИ 37 и пять элементов И 3842. К элементам третьей группы логических элементов блока 18 коррекции относятся четыре элемента ИЛИ

43-46.

Блок 47 управления предварительным иннертором содержит триггеры 48, 49 и четыре элемента И 50-53, при этом входы триггеров 48, 49 подключены соответственно к выходам элементов

ИЛИ 43, 45 блока 18 коррекции, а выходы соответственно к первым входам элементов И 50-53, вторые входы которых соединены соответственно с выходами элементов ИЛИ 44, 46 блока 18 коррекции.

Силовая схема инвертора (фиг. 3) состоит из предварительного мостового инвертора, собранного на тиристорах 54-57 и диодах моста обратного тока, к выходным зажимам которого подключена первичная обмотка промежуточного трансформатора, имеющего

1089755 секционированную вторичную обмотку.

Каждый чз трех отводов секционированной вторичной обмотки соединен с выходньм зажимом через пары встречно параллельно включенных тиристоров

58-59, 60-61, 62-63 и датчики 15 и 5

16 тока, сигналы которых поступают на усилители 13 и 14, каждый из которых имеет по два (прямой и инверсный) выхода 9, 10 и 11, 12. Коммутирука.ими в силовой схеме являются тиристо- 10 ры 64 и 65.

Устройство работает следующим образом.

Задающий генератор 1 генерирует последовательность импульсов (фиг 15

2a), частотой, например в 1 = 3 раз больше несушей частоты модулированного напряжения, которая поступает на входы элементов И 39, 41 и на первый элемент задержки. Сигнал с выхода первого элемента 2 задержки (фиг. 26) поступает на входы элементов И 27, 28, 31, 32, 40, 42 и на вход регулятора 3 длительности импульсов. Сигнал с выхода регулятора 3 (фиг. 28) поступает на входы элементов И 29, 33 и на второй элемент 4 задержки. Сигнал с выхода второго элемента 4 задержки (фиг.2t) поступает на входы элементов И 30, 34 и на вход вспомогательного-пересчетного блока, который формирует на выходах ячеек широкие импульсы (фиг. 2ä). Сигнал с выхода вспомогательнЬго пересчетного блока поступает на вход основного пересчетно- 35 го блока, который формирует на выхо" дах ячеек широкие импульсы (фиг.2e).

Особенностью предлагаемого устрой. ства является то, что оно позволяет 4О формировать на выходе амплитудноимпульсное модулированное напряжение, на каждом тактовом инвервале которого формируется, например, три импульса равной длительности. С этой целью 45 в блок коррекции введены вышеуказанные три группы логических элементов.

Рассмотрим влияние блока коррекции на работу инвертора при формировании на каждом тактовом интервале трех импульсов равной длительности и нулевых ступеней выходного напряжения в начале каждой полуволны выходного напряжения.

При совпадении импульсов с элемента ИЛИ 19, к входам которого подключены первая и вторая ячейки дополнительного пересчетного блока 5, и импульсов с элемента ИЛИ 20, к входам которого подключены выходы второй, четвертой, шестой, восьмой, де- Щ сятой и "двенадцатой ячеек основного пересчетного блока, на выходе элемента И 26 появляются широкие импульсы (фиг. 2 ), наличие широкого импульса на входе элемента И 27 позволяет первому импульсу первого элемента 2 задержки пройти через элемент ИЛИ 21 на инверсный вьход элемента ИЛИ 22, такое состояние этих двух элементов сохраняется до тех пор, пока отсутствие сигнала на выходе И 26 не позволит пройти импульсу с первого элемента 2 задержки через элемент И 28 на вход элемента ИЛИ 22. Тогда на выходе элемента ИЛИ 22 будет о сутствовать сигнал.

Широкие импульсы с выхода элемента ИЛИ 22 (фиг. 2З) разрешают прохождение импульсов управления с элемента 3 через элемент И 29 и далее через элемент ИЛИ 43 на вход первого триггера 48 блока 47 управления предварительным инвертором, а соответст вующие этим импульсам управления импульсы временной задержки с второго элемента 4 задержки также поступают через элемент И 30 и далее через элемент ИЛИ 44 на инверсные входы элементов И 50, 51 блока управления предварительным инвертором.

Широкие импульсы с выхода элемента И 26 логичвски суммируются с широкими имцульсами с элемента ИЛИ 17, обеспечивающими пустые тактовые интервалы, и с выхода элемента ИЛИ 23 поступают соответственно на прямой и инверсный входы элементов И 31, 32.

Наличие широкого импульса на входе элемента И 31 позволяет первому импульсу с первого элемента 2 задержки пройти через элемент ИЛИ 24 на инверсный выход элемента ИЛИ 25, та кое состояние этих двух элементов сохраняется до тех пор, пока отсутствие сигнала на вьходе ИЛИ 23 не позволит пройти импульсу с первого элемента 2 задержки через элемент

И 32 на вход элемента ИЛИ 25. Тогда на выходе элемента ИЛИ 25 будет отсутствовать сигнал.

Отсутствие импульсов на выходе элемента ИЛИ 25 (фиг. 2и) разрешает прохождение импульсов управления с регулятора 3 длительности импульсов через элемент И 33 и далее через элемент ИЛИ 45 на вход второго триггера

49 блока управления предварительным инвертором, а соответствующие этим импульсам управления импульсы временной задержки с второго элемента 4 задержки также поступают через элемент И 34 и далее через элемент ИЛИ

46 на инверсные входы элементов И 52, 53 блока управления предварительным инвертором.

При совпадении импульсов с элемента ИЛИ 35, к входам которого подключены вторая и третья ячейки дополнительного пересчетного блока 5, и импульсов с элемента ИЛИ 35, к входам которого подключены выходы третьей, пятой, девятой и одиннадцатой ячеек основного пересчетного блока 6, на

1089755 выходе элемента И 38 появляются широкие импульсы (фиг. 2к), которые разрешают прохождение импульсов управления с задающего генератора 1 через элемент И 39 и далее через элемент ИЛИ 43 на вход первого триг- 5 гера 48 блока 47 управления предварительным инвертором, а соответствующие этим импульсам управления импульсы временной задержки с первого элемента 2 задержки также поступают через элемент И. 40,и далее через элемент ИЛИ 44 на инверсные входы элементов И 50, 51 блока 47 управления предварительным инвертором.

Широкие импульсы с выхода элемента И 38 логически суммируются с широкими импульсами с элемента ИЛИ 17, обеспечивающими пустые тактовые интервалы в начале каждой полуволны выходного напряжения, и с выхода элемента ИЛИ 37 поступают на инверсные входы элементов И 41, 42. Отсутствие широких импульсов на выходе элемента ИЛИ 37 разрешает прохождение импульсов управления с задающего генератора 1 через элемент И 41 и далее через элемент HJIP. 45 на вход второго триггера 49 блока 47 управления предварительньж инвертором, а соответствующие этим импульсам управления импульсы временной задержки с 30 первого элемента 2 задержки также поступают через элемент И 42 и далее через элемент ИЛИ 46 на инверсные входы элементов И 52, 53 блока 47 управления предварительным инверто- 31 ром.

Таким образом на выходе элемента

ИЛИ 43 формируются импульсы управления (фиг. 2h ) коммутирующим тирис- 4Q тором 64 силовой цепи (фиг. 3), а соответствующие им импульсы временных задержек формируются на выходе элемента ИЛИ 44. На выходе элемента

ИЛИ 45 формируются импульсы управле- 45 ния (фиг. 2м) коммутирующим тиристором 65 силовой цепи (фиг. 3), а соответствующие им импульсы временных задержек формируются на выходе элемента ИЛИ 46.

Импульсы для включения тиристоров 54, 55 (фиг, 3) показа«ы на фиг 2н а импульсы для включения тиристоров 56, 57 (фиг. 3) показаны на фиг 2о

На выходе предварительного инвертора формируется напряжение, показанное на фиг. 2п а на нагрузке напряжение, показанное на фиг. 2 р .

Таким образом, предлагаемое устройство имеет перед известньм существенное преимущество, так как обладает расширенными функциональными возможностями. Так, известное устройство позволяет формировать трехступенчатую кривую. При этом каждый полупериод выходного напряжения раз-. бивается íà i = 6 равных по длительности тактовых интервалов. На каждом тактовом инвтервале формируется по одному импульсу.

В предлагаемом устройстве увеличивается число формируемых импульсов на каждом тактовом интервале. Это можно характеризовать, как увеличение несущей частоты модуляции. Возрастание несущей частоты модуляции приводит к ослаблению близлежащих высокочастотных гармоник к основной.

Если в известном устройстве улучшение гармонического состава формируемых напряжений можно получить увеличением числа ступеней формируемого напряжения, что связано с введением соответствующего числа дополнительных тиристоров в силовой схеме инвертора, дополнительного числа отводов вторичной обмотки трансформатора, то в предлагаемом устройстве это достигается за счет только устройства управления, осуществляя разбиение каждой полуволны напряжения формируемого предварительным инвертором на равное по длительности целое число импульсов (фиг. 2п, где

3).

1089755 (Рие. 2

Составитель О.Парфенова

Редактор П.I .àêàðåâè÷ Техред B.далекорей КоРРектоР Л. Пилипенко

4»

Заказ 2951/54 Тираж бб7 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППЛ Патент, г. Ужгород, ул. Проектная, 4