Цифровой фазометр

 

ЦИФРОВОЙ ФАЗОМЕТР, содержащий два усилителя-ограничителя,синусньй и косинусный фазовые детекторы , два блока выделения модуля, компаратор, первый аналого-цифровой преобразователь и постоянньш запоминающий элемент, при этом выход каждого усилителя-ограничителя соединен с входами каждого из детекторов , выход каждого детектора соеди- . ней с входом соответствующего блока вьщеления модуля, первые выходы блоков выделения модуля соединены с входами компаратора и первого аналого-цифрового преобразователя, а вторые выходы блоков выделения модуля, выход компаратора и выходы первого аналого-цифрового преобразователя соединены с соответствующими входами постоянного запоминакнцего элемента, отличающийся тем, что, с целью повышения быстродействия , в него введен второй аналого-цифровой преобразователь, входы которого соединены с первыми (Л выходами блоков вьщеления модуля, а с: выходы - с соответствующими входами постоянного запоминающего элемента.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК здц С 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3531355/18-21 (22) 03.01.83

,(46) 15.05.84. Бюл. № 18 (72) В.Н. Смирнов, 3.И. Седунов и Ю.Ф. Волошинский (53) 621.3 17.373 (088.8) (56) 1. Патент Cll!A № 3824595, кл. 364-460, 1974.

2. Авторское свидетельство СССР по заявке ¹ 330 1784/21, кл. G 01 R 25/00, 1981. (54) (57) ЦИФРОВОЙ ФАЗОМЕТР, содержащий два усилителя-ограничителя,синусный и косинусный фазовые детекторы, два блока выделения модуля, компаратор, первый аналого-цифровой преобразователь и постоянный запоминающий элемент, при этом выход каждого усилителя-ограничителя сое„„80„„1092427 Д динен с входами каждого из детекторов, выход каждого детектора соединен с входом соответствующего блока выделения модуля, первые выходы блоков выделения модуля соединены с входами компаратора и первого аналого-цифрового преобразователя, а вторые выходы блоков выделения модуля, выход компаратора и выходы первого аналого-цифрового преобразователя соединены с соответствующими входами постоянного запоминающего элемента, отличающийся тем, что, с целью повышения быстродействия, в него введен второй аналого-цифровой преобразователь, Ф входы которого соединены с первыми выходами блоков выделения модуля, а выходы — с соответствующими входами постоянного запоминающего элемента.

1092427

Изобретение относится к технике измерения параметров сигналов, в частности разности фаэ двух сигналов.

Известен фазометр, состоящий из двух усилителей-ограничителей, соединенных соответственно с синусным и косинусньй фазовыми детекторами, соединенными с блоком выделения модуля, причем выходы последних соединены с комларатором, коммутато- 1О ром и блоком октантного управления, выходы которого соединены с входами постоянного запоминающего элемента, а другие выходы последнего через аналого-цифровой преобразователь 15 (АЦП) и блок определения Arcsin соединены с выходом коммутатора $11.

Недостатками этого фазометра являются низкие точность и разрешаю- щая способность. 20

Известен также фазометр, состоящий из двух усилителей-ограничителей, соединенных с входами синус- ного и косинусного фазовых детекторов, выходы которых через блоки 25 выделения модуля соединены с входами компаратора, аналого-цифрового преобразователя, блока октантного управления и постоянного запоминающего элемента (ЛЗЗ), другие ЗО входы которого соединены с выходом блока октантного управления и входами компаратора и коммутатора,а также с выходами блока Агсэз.п,входи которого соединены с выходами компаратора и аналого-цифрового преобраэоватсля, управляющий вход которо—

ro соединен " выходом коммутатора(2).

Недостатком данного фазометра является невысокое быстродействие, 1О обусловленное тем, что для преобразования напряжений, пропорциональных синусу и косинусу разности фаз„ необходима их коммутация на входы

АЦП. Зто осуществляется ком утато- 45 рами, стоящими между выхода.ы блоков выделения модулей и входами AUJl.8aдержка коммутации, присущая реальным приборам и влияющая на быстродействие фазометра, не позволяет одновременно о осуществлять сравнение напряжений компаратором и преобразование на АЦП.

Цель изобретения — повыпение быстродействия фазометра.

Поставленная цель достигается тем, что в цифровой фазометр, содержащий два усилителя-ограничителя, синусный и косинусный фазовые детекторы, два блока выделения модуля, компаратор, первый аналого-цифровой преобразователь и постоянный запоминающий элемент,при этом выход каждого усилителя-ограничителя соединен с входами каждого из детекторов, выход каждого детектора соединен с входом соответствующего блока вьщеления модуля, первые выходы блоков выделения модуля соединены с входами компаратора и входами первого аналого-цифрового преобразователя,а вторые выходы блоков выделения модуля, выход компаратора и выходы ° первого аналого-цифрового преобразователя соединены с соответствующими входами постоянного запоминающего элемента, введен второй аналого-цифровой преобразователь, входы которого соединены с первыми выходами блоков выделения модуля, а выходы — с соответствующими входами постоянного запоминающего элемента.

На фиг. 1 приведена блок-схема устройства; на фиг.2 — диаграммы, поясняющие работу устройства.

Цифровой фазометр содержит два усилителя-ограничителя 1 и 2, синусный н косинусный фазовые детекторы 3 и 4, два блока 5 и 6 выделения модуля, компаратор 7, два

АЦП 8 и 9,постоянный запоминающий элемент (ПЗЗ) 10. Выходы усилителей-ограничителей 1 и 2 соединены с входами синусного и косинусного фазовых детекторов 3 и 4, выходы которых соединены с входами соответствукицих блоков 5 и 6 выделения модуля, а первые выходы последних соединены с входами АЦП 8 и 9 компаратора 7, при этом выходы АЦП

8 и 9„ компаратора 7 и вторые выходы блоков 5 и 6 выделения модуля соединены с соответствующими входами ПЗЗ 10.

Измерение разности фаэ происходит следующим образом.

Сигналы усиливаются усилителями-ограничителями 1 и 2, разность фаз (д ) их преобразуется синусным и косинусным фазовыми детекторами 3 и 4, затем в блоках 5 и 6 выделения модуля выходные биполярные напряжения преобразуются в униполярные напряжения, которые сравниваются компаратором 7 и поступают на входы первого и второго АЦП 8 и

9. Причем одно напряжение, пропорциональное снап л Ч поступает на

10924

3 первый вход первого АЦП 8 в качестве сигнального и на второй вход второго АЦП 9 в качестве опорного, а напряжение с другого блока 6 выделения модуля, пропорциональное (c — на другие входы первого

АЦП 8 и второго АЦП 9.

Таким образом, всегда в данном октанте один из АЦП, в котором в качестве сигнального проходит мень- 10 шее по амплитуде напряжение, осуществляет преобразование, пропорциональное tg a 9 . На выходах друго" го АЦП все разряды в этом октанте равны единицам (предполагается,что выходной код двоичный), так как в этом АЦП осуществляется преобразование большего напряжения относительно меньшего. Можно сказать,что в этом октанте АЦП находится в ограничении. Это свойство можно испольэовать при построении ПЗЭ.

Выходные коды первого и второго АЦП 8 и 9, логические сигналы с вторых выходов блоков 5 и 6 выделения модуля и с выхода компаратора 7 поступают на входы ПЗЭ 10, в котором запомнена функция преобразования кодов такая, чтобы выходной код бып линеен в диапазоне от -180 до .+180 эл. град., т ° е. в ПЗЭ 10 сопря) гаются коды АЦП 8 и 9, код с выхо>дов 5 и 6 выделения модуля, код компаратора 7. Кроме того, если это необходимо для получения требуемой точности, код АЦП 8 и 9 преобразу35 ется по зависимости Arctg.

Для оценки выигрыша в быстродействии рассмотрим варианты построения ПЗЭ. Иэ таблицы (фиг.2) можно

40 получить следующую логическую форму27 4 лу для преобразования каждого из разрядов .у; выходного кода АЦП.

>. - АЦП1:Ь с V РЦП2;Ьс ЧРКП2 bc Ч АЦП1; Ьс, 1 где Ь, с — состояние компараторов, соответствующее таблице на фиг.2;

АЦП 1, АЦП 2 — выходные коды первого и второго

АЦП; — знак инверсии, "v" " знак логического сложения; знак логического умножения.

Каждый из разрядов АЦП до преобразования по закону функции Arctg проходит операции логического умножения и сложения.

В другом варианте, если, используя свойства АЦП, входить в ограничение, когда все разряды АЦП равны единице, возможно простое логическое перемножение соответствующих разрядов первого и второго АЦП 8 и 9.

Таким образом, повышение быстродействия фазометра достигается путем исключения коммутатора и инвертора, являющихся последовательными звеньями в цепи преобразования, и введения второго АЦП.

Количественная оценка, позволяющая оценить быстродействие фазометра в сравнении с прототипом по времени преобразования, показывает,что быстродействие увеличивается за счет исключения коммутации примерно в

2 раза. При этом время, затрачиваемое на эту операцию, в несколько раз превышает время прохождения сигнала через другие узлы.

1092427

Заказ 3249/29

Тирах 711 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Составитель М. Катанова

Редактор И. Касарда Техред T.ÄóáHH÷àê Корректор И. Эрдейи