Устройство для анализа формы однократных электрических импульсов

 

УСТРОЙСТВО ДЛЯ АНАЛИЗА ФОРМЫ ОДНОКРАТНЫХ ЭЛЕКТРИЧЕСКИХ ИМПУЛЬСОВ , содержащее триггер Старт, 5-вход которого соединен с шиной Старт, R-вход - с шиной Сброс, единичный выход - с первым входом элемента И-НЕ, а нулевой выход с первым входом элемента ИЛИ-НЕ, выход которого соединен с первым входом второго .элемента И-НЕ, а второй вход - с выходом счетчика интервалов времени и третьим входом первого элемента И-НЕ, второй вход которого соединенс вторым входом второго элемента И-НЕ и выходом кварцевого генератора, а выход-со счетным входом счетчика интервалов времени, информационный вход которого соединен с информационной шиной задания интервала времени, а вход ,обнуления-с шиной Сброс.,и Р каналов , в каждом из которых сигнальный вход блока амплитудных дискриминаторов соединен с шиной анализируемого сигнала, вход стробирования - с прямым выходом формирователя строб-импульсов , а выходы - с входами шифратора , выходы которого соединены с информационными входами блока Г s:-... ...элементов памяти, разрешающими входами соединенного с выходами дешифратора , входы которого с.оединены с выходами счетчика точек, запрещающий выход - с входом остановки счетчика точек, счетный вход которого соединен с входом управления блока элементов памяти,причем вход формирователя строб-импульсов соединен с Р-ым выходом формирователя последовательностей импульсов, первый вход обнуления которого соединен с входами обнуления счетчиков точек по шине Сброс, отличающееся тем, что, с целью § расширения функциональных возмож (Л ностей, оно снабжено управляемым делителем частоты следования импульсов и блоком фиксированной задержки , первый канал снабжен блоком, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а каждый канал - триггером, причем вход Пуск управляемого делителя частоты соединен с выходом второго со ел элемента И-НЕ и первым входом блока фиксированной задержки, информационные входы - с информационными шинами задания частоты, управляющий со вход - с третьим выходом блока фиксированной задержки, первый вход обнуления - с первым выходом блока фиксированной задержки и вторым входом обнуления формирователя последовательностей импульсов, второй вход - с шиной Сброс, а выход - с входом Пуск формирователя последовательностей импульсов, выходы которого соединены с входами синхронизации триггеров каналов,, прямой выход триггера каждого канала соединен с управляющим входом формирова

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН

103 А (19) (и) 3(5р G 01 R 29/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

%(ю- -,.-, ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3562391/18-21 (22) 05.03.83 (46) 30.05.84. Бюл. У 20 (72) Ю.Н. Бармаков и Е.И. Ивонин (53) 621.3 17.325 (088.8) .(56) 1. Авторское свидетельство СССР по заявке Р 3253248/18-21, кл. G 01 R29/02,,1981.

2. Авторское свидетельство СССР по заявке h» 3311418/18-21, кл. G 01 R 29/02, 198 1 (прототип).

:,(54) (57) УСТРОЙСТВО ДЛЯ АНАЛИЗА

ФОРМЫ ОДНОКРАТНЫХ ЭЛЕКТРИЧЕСКИХ ИМПУЛЬСОВ, содержащее триггер "Старт", 5-вход которого соединен с шиной

"Старт",, к -вход — с шиной "Сброс", единичный выход — с первым входом элемента И-НЕ, а нулевой выход— с первым входом элемента ИЛИ-НЕ, выход которого соединен с первым входом второго .элемента И-НЕ, а второй вход — с выходом счетчика интервалов времени и третьим входом первого элемента И-НЕ, второй вход которого соединен с вторым входом второго элемента И-НЕ и выходом кварцевого генератора, а выход-со счетным входом счетчика интервалов времени, информационный вход которого соединен с информационной шиной задания интервала времени, а вход .обнуления-с шиной "Сброс",и P ка 1 налов, в каждом из которых сигHBJlbHblH вход блока амплитудных дискриминаторов соединен с шиной анализируемого сигнала, вход стробирования — с прямым выходом формирователя строб-импульсов, а выходы — с входами шифратора, выходы которого соединены с информационными входами блока элементов памяти, разрешающими входами соединенного с выходами дешифратора, входы которого соединены с выходами счетчика точек, запрещающий выход — с входом остановки счетчика точек, счетный вход которого соединен с входом управления блока элементов памяти, причем вход формирователя строб-импульсов соединен с P-ым выходом формирователя последовательностей импульсов, первый вход обнуления которого соединен с входами обнуления счетчиков точек по шине "Сброс", о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей, оно снабжено управляемым делителем частоты следования импульсов и блоком фиксированной задержки, первый канал снабжен блоком элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а каждый канал — триггером, причем вход "Пуск" управляемого делителя частоты соединен с выходом второго элемента И-HE и первым входом блока фиксированной задержки, информационные входы — с информационными шинами задания частоты, управляющий вход — с третьим выходом блока фиксированной задержки, первый вход обнуления — с первым выходом блока фиксирсаанной задержки и вторым входом обнуления формирователя последовательностей импульсов, второй вход — с шиной "Сброс", а выход — с входом "Пуск" формирователя последовательностей импульсов, выходы которого соединены с входами синхронизации триггеров каналов,, прямой выход триггера каждого канала соединен с управляющим входом формирова1095103 теля строб-импульсов этого же канала и D -входом триггера последую" щего канала, инверсный выход триггера Р -го канала соединен с входом

"Пуск" блока фиксированной задержки, а вход синхронизации — с первым входом "Сброс" блока фиксированной задержки, второй вход "Сброс" которого соединен с шиной "Сброс" и вторыми R -входами триггеров всех каналов, первыми R -входами соединенных с вторым выходом блока фиксированной задержки, причем 0 -вход триггера первого канала соединен с выходом блока элементов ИСКЛЮЧА1ОЩЕЕ ИЛИ-НЕ, вторыми и третьями информационными входами соединенного с первой и второй информационными шинами задания номеров точек, а первыми информационными входами — с выходами счетчика точек первого канала, инверсный выход формирователя строб-импульсов каждого канала соединен со счетным входом счетчика точек.

Изобретение относится к электроизмерительной технике и может быть использовано при разработке анализаторов однократных импульсов сложной формы.

Известно устройство для анализа формы однократных электрических импульсов, содержащее триггер

"Старт", и амплитудных стробируемых дискриминаторов, кварцевый генератор„ два элемента И-НЕ, элемент И, счетчик задержки времени, счетчик точек анализа, дешифратор, регистры и шифратор Г1 3.

Однако устройство отличается недостаточно высокой точностью регистрации сложных импульсов, ограниченной временем задержки элементов устройства, недостаточно широкими функциональными возможностями, невозможностью изменения частоты опроса дискриминаторов, что приводит к необходимости увеличения числа регистраторов.

Наиболее близким к изобретению по технической сущности является устройство для анализа однократных электрических импульсов,содержащее триггер "Старт", 5 -вход которого соединен с шиной "Старт", Я-вход — с шиной "Сброс", единичный выход — с первым входом элемента И-НЕ, а нулевой выход — с ,первым входом элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, а второй вход - с выходом счетчика интервалов времени и третьим входом первого элемента И-НЕ, второй вход которого соединен с вторым входом второго элемента И-НЕ и выходом кварцевого генератора, а вы— .ход — со счетным входом счетчика интервалов времени, информационный вход которого соединен с информационной шиной задания интервала времени, а вход обнуления — с шиной "Сброс" и P каналов, в каждом иэ которых сигнальный вход блока амплитудных дискриминаторов соединен с шиной анализируемого сигнала, вход стробирования — с прямым выходом формирователя строб-импульсов, а выходы — с входами шифратора, выходы которого соединены с информационными входами блока элементов памяти, разрешающими входами соединенного с выходами дешифратора, входы которого соединены с выходами счетчика точек, а за" прещающий выход — с входом остановки счетчика точек, счетный

25 вход которого соединен с входом управления блока элементов памяти и выходом формирователя импульсов записи, первый вход которого соединен .с выходом второго элемента И-НЕ, входом "Пуск" формирователя последовательностей импульсов и с первым входом формирователя стробирующих импульсов, а второй вход — с P-ым выходом формирователя последовательностей импульсов и вторым входом формирователя строб-импульсов, причем первый вход обнуления формирователя послеЦель достигается тем, что устройство для анализа формы однократных электрических импульсов, содержащее триггер "Старт", 5 -вход которого соединен с шиной "Старт", R-вход с шиной "Сброс", единичный выход — с первым входом элемента И-НЕ, а нулевой выход — с первым входом элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, а второй вход— с выходом счетчика интервалов времени и третьим входом первого элемента И-НЕ, второй вход которого соединен с вторым входом второго элемента И-НЕ и выходом кварцевого генератора, а выход — со счетным входом счетчика интервалов времени, информационный вход которого соединен с информационной шиной задания интервала времени, а вход обнуления - с шиной "Сброс", и P каналов, в каждом из которых сигнальный вход блока амплитудных. дискримитаторов

40 соединен с шиной анализируемого сигнала, вход стробирования — с прямым выходом формирователя строб-импульсов, а выходы — с входами шифратора, выходы которого соединены с инфор45 мационными входами блока элементов памяти, разрешающими входами соединенного с выходами дешифратора,входы которого соединены с выходами счетчика точек, а запрещающий выход — с входом остановки счетчика точек, счетный вход которого соединен с входом управления блока элементов памяти, причем вход формирователя строб-импульсов соединен с P-ым выходом формирователя последовательностей импульсов, первый вход обнуления которого соединен с входами обнуления счетчиков то50

10951

3 довательностей импульсов соединен с входами обнуления счетчиков точек и шиной "Сброс" 2 3.

Недостатком этого устройства является ограниченность функциональных воэможностей: не обеспечивает возможность изменения частоты опроса амплитудных дискриминаторов непосредственно в процессе анализа,что приводит к необходимости увеличе- 10 ния числа элементов памяти или ограничению максимальной длительности исследуемого сигнала.

Цель изобретения — расширение функциональных воэможностей. 15

03 4 чек и шине "Сброс", снабжено управляемым делителем частоты следования импульсов и блоком фиксированной задержки, первый канал снабжен блоком элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а каждый канал — триггером, причем вход "Пуск" управляемого делителя частоты соединен с выходом второго элемента И-НЕ и первым входом блока фиксированной задержки, информационные входы — с информационными шинами задания частоты, управляющий вход — с третьим . выходом блока фиксированной задержки, первый вход обнуления — с первым выходом блока фиксированной задержки и вторым входом обнуления формирователя последовательностей импульсов, второй вход обнуления — с шиной "Сброс", а выход— с входом "Пуск" формиррвателя последовательностей импульсов, выходы которого соединены с входами синхронизации триггеров каналов, прямой. выход триггера каждого канала соединен с управляющим входом формирователя строб-импульсов этого же канала и Р -входом триггера последующего канала, инверсный выход триггера P-го канала соединен с входом "Пуск" блока фиксированной задержки, а вход синхронизации — с первым входом "Сброс" блока фиксированной задержки, второй вход

"Сброс" которого соединен с шиной

"Сброс" и вторыми Й -входами триггера всех каналов, первыми R-входами соединенных с вторым выходом блока фиксированной задержки,причем 3 -вход триггера первого канала соединен с выходом блока

<рлементов ИСКЛЮЧАЮЩЕЕ HJIH-НЕ, вторыми и третьими информационными входами соединенного с первой и второй информационными шинами задания номеров точек, а первыми информационными входами — с выходами счетчика точек первого канала, инверсный выход формирователя строб-импульсов каждого канала соединен со счетным входом счетчика точек.

На фиг.1 представлена структурная электрическая схема устройства, на фиг.2 — временная диаграмма импульсов на входе и выходах формирователя последовательностей импульсов, на фиг.З вЂ” временная диаг1

1095103 рамма импульсов на прямом и инверсном выходах формирователя строб-импульсов; на фиг. 4 — временная диаграмма импульсов на прямом и инверсном выходах формирователя строб- 5 импульсов в момент переключения частоты управляемого делителя частоты.

Устройство состоит из триггера

1 "Старт", кварцевого генератора 2, 10 первого и второго элементов 3,4 И-НЕ; счетчика 5 интервалов времени, элемента 6 ИЛИ-НЕ, формирователя 7 последовательностей импульсов и

P каналов, каждый из которых включает блок 8 амплитудных дискриминаторов, шифратор 9, блок 10 элементов памяти, дешифратор 11, счетчик 12 точек, формирователь 13 строб-импульсов, триггер 14. Первый канал включает также блок 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. В устройство входят также управляемый делитель 16 частоты следования импульсов, блок 17 фиксированной задержки, шина 18 "Сброс", шина 19

"Старт", информационная шина 20 задания интервала времени, информационные шины 21, 22 задания частоты, информационные шины 23, 24 задания

30 номеров точек и входная шина 25.

5-вход триггера "Старт" 1 соединен с шиной 19 "Старт", -вход — с шиной "Сброс", единичный выход — с первым входом элемента 3 И-НЕ, а нулевои выход — с первым входом эле-.

35 мента 6 ИЛИ-НЕ, выход которого соединен с первым входом второго элемента 4 И-НЕ, а второй вход — с выходом счетчика 5 интервалов време40 ни и третьим входом первого элемента 3 И-НЕ, второй вход которого соединен с вторым. входом второго элемента 4 И-НЕ и выходом кварцевого генератора 2, а выход — со счетным

45 входом счетчика 5 интервалов времени, информационный вход которого соединен с информационной шиной 20 задания интервала времени, а вход обнуления-с шиной 18 "Сброс". В каждом из P каналов сигнальный вход блока 8 амплитудных дискриминаторов соединен с шиной анализируемого сигнала, вход стробирования— с прямым выходом формирователя 13 строб-импульсов, а выходы — с входами шифратора 9, выходы которого соединены с информационными входами блока 10 элементов памяти, разрешающими входами соединенного с выходами дешифратора 11, а входы которого соединены с выходами счетчика 12 точек, запрещающий выход — с входом остановки счетчика 12 точек, счетный вход которого соединен с входом управления блока tO элементов памяти, причем вход формирователя 13 стробимпульсов соединен с P-ным выходом формирователя 7 последовательностей импульсов, первый вход обнуления которого соединен с входами обнуления счетчиков 12 точек и шиной 18

"Сброс". Вход "Пуск" управляемого делителя 16 частоты соединен с выходом второго элемента 4 И-НЕ и первым входом блока 17 фиксированной задержки, информационные входы — с информационными шинами 21, 22 задания частоты, управляющий вход — с третьим выходом блока 17 фиксированной задержки, первый вход обнуления — с первым выходом блока 17 фиксированной задержки и вторым входом обнуления формирователя 7 последовательностей импульсов, второй вход обнуления — с шиной 18

"Сброс", а выход — с входом "Пуск" формирователя 7 последовательностей импульсов, выходы которого соединены с входами синхронизации триггеров 14 каналов, прямой выход триггера 14 каждого канала соединен с управляющим входом формирователя

13 строб-импульсов этого же канала и D-входом триггера 14 последующего канала, инверсный выход триггера 14

P-ro канала соединен с входом

l1 1(Пуск блока 17 фиксированной задержки, а вход синхронизации — с первым входом "Сброс" блока 17 фиксированной задержки, второй вход

ll (1

Сброс которого соединен с шиной

18 "Сброс" и вторыми 1 -входами триггеров 14 всех каналов, первыми

R-входами соединенных с вторым выходом блока 17 фиксированной задержки, причем 2 -вход триггера 14 первого канала соединен с выходом блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, вторыми и третьими информационными входами соединенного с первой и второй информационными шинами 23, 24 задания номеров точек, а первыми информационными входами - с выходами счетчика 12 точек первого канала, инверсный выход формирователя 13 строб-импульсов каждого канала соединен со счетным входом счетчика 12 точек.

1095103

25

35

Каждый из дискриминаторов 8j1,...

Sjn блока 8 амплитудных дискриминаторов при наличии на стробирующем входе единичного логического сигнала (режим импульсов сравнения) срабатывает при достижении исследуемым импульсом пороговой величины U» при этом на выходе сработавшего дискриминатора, SjK (где К=1...n) сигнал принимает единичное логическое значение. При уменьшении исследуемого импульса ниже пороговой величины П„ и наличии на стробирующем .входе дискриминатора 8jK единичного логического сигнала дискриминатор

8jK "отпускает", при этом на его выходе сигнал принимает нулевое логического значение.

При наличии на стробирующем входе дискриминатора 8jK нулевого логического сигнала дискриминатор 8jK запоминает предыдущее состояние вне зависимости от величины исследуемого сигнала (ренским хранения).

Каждый иэ блоков 8 амплитудных дискриминаторов всех P каналов строится таким образом, что входящие в него дискриминаторы Sj1...8jn образуют амплитудную "сетку" с дисI кретностью Жп,. т.е. если первый дискриминатор Sj1 имеет порог срабатывания (и порог отпускания) Ун1, то второй дискриминатор 8j2 имеет порог срабатывания U г, Ф 40п а третий дискриминатор Sj3 — порог срабатывания (1„, + 2дVn è т.д. Таким образом, и-й дискримийатор Sjn имеет порог срабатывания V „+(п-11а0п.

В блоках 10. 1,... 10P элементов памяти запись информации по информационным входам (с выходов шифраторов 9.1,...9.Р) происходит только лри наличии на разрешающем входе единичного логического сигнала в момент изменения на управляющем выходе логического сигнала с единичного на нулевой.

Таким образом, если на информационном входе первого элемента 10j 1 блока 10j (j-го канала) присутствует единичный логический сигнал и одновременно на разрешающем входе также единичный, то в момент изменения сигнала на управляющем входе с единичного на нулевой в элемент 10j 1 (при

j=1) записана "1". Если на информационном входе элемента 10j 1 присутствует нулевой логический сигнал, а на разрешающем — единичный, то в момент изменения сигнала на управляющем входе с единичного на нулевой элемент 10) 1 записан "0". Если на разрешающем входе элемента 10j 1 нулевой логический сигнал, то при изменении логического сигнала на управляющем входе с единичного на нулевой информация, записанная в элементе 10j 1, не меняется.

Если сигнал на управляющем входе управляемого делителя 16 частоты имеет нулевое логическое значение, / то частота на его выходе определяется информацией, задаваемой по шине 21. Если сигнал на управляющем входе. управляемого делителя 16 частоты имеет единичное логическое значение, то частота на его выходе определяется информацией, задаваемой по шине 22. По единичному сигналу,.

% подаваемому на вход обнуления управ-. ляющего делителя 16 частоты, последний устанавливается в нулевое состояние. После устан вки нулевого логического сигнала на. входе обнуления управляемого делителя 16 частоты он начинает работу с нулевого состояния.

При, подаче на второй вход "Сброс" блока 17 фиксированной задержки единичного логического сигнала он устанавливается в нулевое состояние, при котором на его выходах нулевые логические сигналы. При подаче на вход

"Пуск" блока 17 фиксированной задержки нулевого логического сигнала на первом и третьем его выходах устанавливаются единичные логические сигналы. Через интервал времени й>.1 сигнал на втором выходе блока 17 о фиксированной задержки также принимает единичное логическое значение.При подаче на вход "Пуск" блока 17 фиксированной задержки единичного логического сигнала на его первом выходе сигнал принимает нулевое логическое значение. При подаче на первый вход

"Сброс" блока 17 фиксированной задержки первого импульса состояние на его выходах не меняется, а при подаче второго импульса блок 17 фиксированной задержки переходит в состояние, при котором на его втором выходе устанавливается нулевой логический сигнал.

При подаче второго импульса по входу "Пуск" блока 17 фиксированной

1095103

10 задержки на его третьем выходе устанавливается нулевой логический сигнал, в остальном работа блока 17 фиксированной задержки не отличается от укаэанной. 5

Устройство работает следующим образом.

Непосредственно перед измерением ð ши е 18 "Сброс" подается единич- 10 ный логический импульс, который устанавливает триггер 1 "Старт". счетчик 5 интервалов времени, формирователь 7 последовательностей импульсов, счетчики 12 точек, триггер 14, делитель 16 частоты и блок

17 фиксированной задержки в нулевое состояние. При этом на выходе счетчика 5 интервалов времени устанавливается единичный логический сигнал, на выходах формирователя 7 последовательностей импульсов также единичные логические сигналы, а счетчики

12 точек находятся в состоянии, при котором только на первых выходах дешифраторов 11 присутствуют разрешающие сигналы, т.е. разрешающий сигнал присутствует только при разрешающем входе элемента памяти 10j 1 (j ãî канала). Затем или одновре30 менно по информационной шине 20 вводится информация об интервале времени, по истечении которого устройство начнет анализ исследуемого сигнала.

Эта информация вводится как в прямом

35 коде (счетчик 5 работает в режиме вычитания), так и в обратном (счетчик 5 работает в режиме суммирования). Одновременно по информационной шине 21 вводится информация о частоте f на первом и третьем этапах работы анализатора, а по шине

22 о частоте Г., на выходе управляемого делителя 16 частоты на втором этапе работы. По шине 23 вводится информация о номере точки 1, на которой заканчивается первый этап работы анализатора, т.е. с частотой опроса f (с частотой стробирующих импульсов f„). По шине 24 вводится

50 информация о номере точки 1, на которой заканчивается второй этап работы анализатора, т.е. переключение частоты опроса с и на f„. Единичные логические сигналы с прямых выходов формирователей строб-импульсов

13.1, поступая на стробирующие входы амплитудных дискриминаторов 8.1, устл.:Iëçливают последние в режим сравнения. Нулевые логические сигналы с инверсных выходов формирователей 13.1 импульсов; поступая на управляющие входы блоков запоминающих устройств 10 1, запрещают запись информации. Состояние блоков 10 элементов памяти неопределенно, т.е. в них может быть записана любая информация.

По сигналу "Старт", поступающему на шину 19, устройство начинает работу. Импульс по шине 19 "Старт", имеющей .единичное логическое значение, опрокидывает триггер 1 в единичное состояние. Единичный логический сигнал с единичного выхода триггера 1 открывает элемент 3 И-НЕ, импульсы с кварцевого генератора 2 через элемент 3 И-НЕ поступают на счетный вход счетчика 5 интервалов времени. Начинается отсчет интервалов времени t, Одновременно нулевой логический сигнал с нулевого выхода триггера 1, поступая на первый вход элемента 6 ИЛИ-НЕ, подготавливает этот элемент к срабатыванию.

Через интервал времени t сигнал на выходе счетчика 5 интервалов времени меняет свое логическое значение с единичного на нулевое и закрывает элемент 5 И-НЕ, прекращая тем самым поступление импульсов с кварцевого генератора 2 на счетный вход счетчика 5 интервалов времени.

Одновременно нулевой логический сигнал с выхода счетчика 5 интервалов времени поступает на второй вход элемента 6 ИЛИ-НЕ. В результате на выходе элемента 6 ИЛИ-НЕ устанавливается сигнал, который разрешает прохождение импульсов с выхода кварцевого генератора 2 через элемент 4 ИЛИ-HE на вход управляемого делителя 16 частоты, на выходе которого появляются импульсы с частотой f в соответст,рии с введенной по информационной шине 2 1 информации.

Формирователь 7 последовательностей импульсов включается в работу и выдает на своих выходах последовательность импульсов сдвинутых по фазе друг отйосительно друга на

1/Р эл.град. (фиг.2).

В точке а1 (фиг. 3) сигнал на прямом выходе формирователя 13.1 строб-импульсов меняется с единичного на нулевой. Следовательно, 1095103

12 блок 8.1 амплитудных дискриминаторов переходит в режим хранения и на его выходах устанавливаются сигналы, соответствующие амплитуде исследуемого импульса в момент времени, соответствующий точке а1 (фиг.З).

Если, например, исследуемый сигнал еще не начался, т.е. его амплитуда равна нулю или меньше порога срабатывания первого дискриминатора 8.1.1 П!!„, то на всех выходах блока 8.1 амплитудных дискриминаторов нулевые логические сигналы.

Параллельный единичный код с выхода блока 8.1 амплитудных дискриминаторов преобразуется с помощью шифратора 9 ° 1 в позиционный двоичный код и поступает на вход блока 10.1 элементов памяти. Емкость блока 10 элементов памяти определяется следующим выражением

2 = n

m где m — - число элементов памяти

10j 1,... 10jm в блоке 10. 1;

n — число дискриминаторов в блоке 8.1 амплитудных дискриминаторов.

Если, например, к моменту окончания интервала времени, отсчитанного счетчиком 5 интервалов времени, измеряемый импульс достиг амплитуды U z „, то в момент времени, соответствующий точке а 1 (фиг,З) срабатывают все дискриминаторы Sj 1,...8jK блока 8.1 амплитудных дискриминаторов, у которых порог срабатывания ниже Us„ к. В момент времени а1 (фиг.3) блок 8 амплитудных дискриминаторов переходит в режим хранения и информация о величине входного импульса Увх к в момент времени, соответствующий точке а1 (фиг.Ç), с некоторой задержкой t, определяемой задержЗА кой амплитудного дискриминатора

Sj i, у которого эта задержка максимальна, поступает на вход шифратора 9.1. С задержкой, равной задержке 9.1 ш, преобразованная в позиционный двоичный код информация о величине U „ „ поступает на информационные входы блока 10.1.

Однако поступившая на информационные входы блока 10.1 информация о величине !аз„ не записывается, так как на управляющем входе блока

10. 1 присутствует единичный логический сигнал (фиг .3) .

В момент времени, соответствующий точке а 1 (фиг.3) на управляющем входе блока 10.1 сигнал изменяется с единичного, а так как на разрешающем входе только первого элемента памяти 10j 1 присутствует единичный сигнал, то информация о величиl0 не входного сигнала U записывавхк ется только в первый элемент памяти

10. 1. 1, Интервал времени а1-а 1 выбирается больше минимально допустимого времени записи в элемент па-!

5 мяти 10.1, соответствующим выбором числа P и должен быть больше сз4 зш

В момент времени а 1 сигнал на прямом выходе формирователя 13 строб-импульсов становится единичным и блок 8.1 амплитудных дискриминаторов переходит в режим сравнения.

В момент времени а2 сигнал на инверсном выходе формирователя 13

25 строб-импульсов изменяется с нулевого на единичный, что приводит к записи в счетчик 12.1 точек единицы.

Изменение информацйи, записанной в счетчике 12.1 точек через дешифратор 11.1 передается на разрешающие выходы блока 10.1, в результате чего единичный логический сигнал устанавливается теперь только на разрешающем входе второго элемента з1 памяти 10j 2, т.е. подготавливается к запоминанию информации второй элемент памяти 10.1.2. Время этой подготовки равно времени задержки счетчика 12.1 точек t> и дешифра40 тора 11.1 t и должно быть мень34e

f ше интервала*времени а2-а 2 (фиг.3) так как в момент времени а 2 должна произойти запись информации во второй элемент памяти. Выбор интервала

45 времени а2-а 2 больше 1З + t также

ЗАm производится соответствующим выбором числа P. В момент времени Ь1 (фиг.3) блок 8.2 амплитудных дискриминаторов

8.2 переходит в режим хранения и в

gp точке Ь 1 производится запись инf формации, соответствующей моменту

Ь1 в первый элемент памяти 10.2.1 блока 10.2.

В момент времери Р1 (фиг.3) блок 8.P амплитудных дискриминаторов переходит в режим хранения и в точке P 1 производится запись информации, соответствующей моменту P 1

1095103

14

25 в первый элемент памяти 10.1 блока

10,Р. В точке Р3 в счетчик 12.P добавляется единица.

Далее процесс работы устройства повторяется до тех пор,пока информация в счетчике 12. 1 не станет равной К1, заданной по шине 23.

На первом этапе работы устройства порядок вывода точек информации следующий,а1, b1,...Р!,а2,b2...Ð2, ам„, ЬЫ 1 РН,!

В момент времени, когда информация в счетчике 12.1 станет равной

N1, (а N<) (фиг. 3), информация на выходе счетчика точке 12.1 с за15 держкой t с становится равной ин. формации N! и через время t, равЗп ное задержке блока 15 элемейтов

ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, на выходе последнего устанавливается сигнал "1".

Это время должно быть меньше интервала времени а1-а 1 (фиг.3) или, что то же самое, меньше интервала времени а „-а 4 (фиг.4), что уста-! навливается соответствующим выбором числа P. При переходе следующего на вход формирователя 13.1 строб-импульсов триггер 14.1 первого канала перебрасывается в единичное состояние. При этом единичный логи- З0 ческий сигнал с единичного выхода триггера 14.1 удерживается формирователем 13.! строб-импульсов в состоянии, при котором на его прямом выходе удерживается сигнал "1".

Так как импульс на вход формирователя 13.1 строб-импульсов с выхода формирователя 7 последовательностей импульсов поступает раньше, чем сигнал с единичного выхода триггера 40

14.1, то укорочение интервала времени а „-а 4 не произойдет.

Срабатывание триггера 14 ° 1 подго- тавливает к срабатыванию триггер

14.2, который подготавливает к сра- 4 батыванию триггер 14.3 и т.д.

В момент времени Ъм„ срабатывает

l триггер 14.2 и т.д.

В момент времени Р„„ срабатывает

I триггер 14.P. Начиная с этого момента все формирователи 13.1,...13.P удерживаются в состоянии, при котором на их прямых выходах — единичный логический сигнал.

Нулевой логический сигнал с инверсного выхода триггера 14.Р запускает блок 17 фиксированной задержки по выходу "Пуск". На первом и третьем выходах блока 17 фиксированной задержки устанавливаются единичные логические сигналы, при этом формирователь 7 последовательностей импульсов и управляемый делитель 16 частоты устанавливаются в нулевое состояние и одновременно управляемый делитель 16 частоты изменяет свой коэффициент деления в соответствии с заданной по шине 22 информацией, т.е. подготавливается для цаботы с частотой выходных импульСов f, .

Через фиксированный интервал времени З.1, определяемый частотой кварцевого генератора 2 и коэффициентом деления блока 17 фиксированной за-. держки, сигнал на втором выходе блока 17 фиксированной задержки при" нимает единичное логическое значение. В результате все триггеры 14 устанавливаются и нулевое состояние и на прямых: выходах всех формирователей 13 строб-импульсов, кроме первого, сигнал принимает нулевое

f 1 логическое значение Ъ или P (фиг.4)..

Задержка t31äoëæíà быть дольше времени обнулейия управляемого делителя 16 частоты и формирователя 7 последовательностей импульсов.

Установка триггера 14.P в нулевое состояние приводит к измерению сигнала на первом выходе блока 17 фиксированной задержки с единичного на нулевой. С этого момента управляемый делитель 16 частоты и формирователь 17 последовательностей им" пульсов опять включаются в работу.

В точке b или Р (фиг.4) во все счетчики 12 точек, кроме первого, добавляется единица и все блоки 8 амплитудных дискриминаторов, кроме первого, переводятся в режим хранения.

С выхода управляемого делителя

16 частоты поступают импульсы с частотой Е

В точке а (фиг.4) блок 8.1 амплитудных дискриминаторов переходит в режим хранения и одновременно во все блоки 10, кроме первого, записывается информация, соответствующая точке Ь (P ),а в счетчик 12.1 точек прибавляется единица.

Далее работа устройства повторяется аналогично, только, частота на выходе управляемого делителя 16 час- тоты равна Е,.

i 095103

На втором этапе-работы устрой- н ства.порядок вывода точек инфор- э мации следующий: а „,Ь„ „,...,Р„„, . н

- 1ЮМ2УЬ|Ч2 j - ° ° jPN2 З ИЗЭЬНЗ У ° ° .

Так как триггеры 14 принудитель- ч но удерживаются в нулевом состоя- э нии сигналом со второго выхода блока и

17 фиксированной задержки в течение н времени равного двум импульсам с

Э !

О н первого выхода формирователя 7 последовательностей импульсов, то в момент прихода первого импульса с первого выхода формирователя 7 последовательностей импульсов триггер 14. 1 не перебрасывается, благода- 1 !

5 ря ч ему в момент пер еключ е ния вр емя задержки счетчика 12.1 и блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ не оказывают влияния на работу устрой20!

Ь !

zo ства.

С приходом второго импульса формирователя 7 последовательностей импульсов сигнал на втором выходе блока 17 задержки принимает нулевое

25 логическое значение и сигнал принудительного обнуления триггеров 14 снимается.

Далее работа устройства аналогична указанному до тех пор,пока информация в счетчиках 12 точек не станет рав- о а информации М2,введенной по шине 24.В тот момент начинается переключение а третий этап работы с частотой а выходе управляемого делителя 16 астоты f (т.е. частоте на первом тапе работы) . Это переключение роисходит аналогично и затем начиается третий этап работы (полостью аналогичный первому). На третьем этапе работы устройства порядок вывода точек информации аналогичен второму этапу. При переполнении счетчиков 12 точек сигнал с выхода соответствующих дешифраторов

1 останавливает счетчики 12. На этом процесс анализа заканчивается.

В блоках 10 элементов памяти хранится информация о величине мгновенного значения входного импульса в точках, сдвинутых одна относительно другой на определенные про- межутки времени, часть из которых соответствует частоте выборки Й.1, вторая часть — f и третья — Й.,.

Устройство обеспечивает возможность изменения частоты опроса амплитудных дискриминаторов, что позволяет уменьшить чйсло элементов памяти или увеличить максимальную длительность исследуемого сигнала.

1095103

ВХИ

8blh 1

Вых.Я

Рыхл

0 дух. Ф а

ВИХ5

0 рие. 2 а

13.1

0

73. z

13. У о

13. 5

1095103

1Э.2

13З о

13 Ф

Тираж 711 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3588/27

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Составитель В. Лившиц

Редактор О. Колесникова Техред М.Надь Корректор Л. Пилипенко