Адаптивный аналого-цифровой преобразователь
АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОВРАЗОВАТаЛЬ, содержащий первый и второй блоки сравнения, первые входы которых соединены между собой, вторые входы - с соответствующими ишнами эталонных напряжений, первый триггер и элемент ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, второй вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсо ключ, первый реверсивный счетчик импульсов , второй триггер, преобразователь код - анапог, первый регистр, линию задержки и первый таймер, вход которого соединен с выходом элемента ИЛИ, с первым входом пинии задержки и с первым входом второго триггера второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход которого подключен к выходу генератора импульсов, а выход соединен с счетным входом первого реверсивного счетчика импульсов, выход которого подключен к входу преобразователя код-аналог , отлич-ающийся тем, что d целью повышения коэффициента сжатия адаптивного преобразования, в него введены блок вычитания, второй реверсивный счетчик импульсов, второй регистр , два блока сравнения кодов, блок деления, третий триггер, счетчик импульсов, блок логики, три элемента совпадения и второй таймер, вход которого соединен с выходом первого элемента совпадения, с управляющим входом первого регистра и с первым входом третьего триггера, второй вход которого подключен к выходу первого блока сравнения кодов, первый вход которого соединен с выходом счетчика импульсов, второй вход - с выходом блока деления, первый вход которого соединен с выходом второго таймера, i а второй - с выходом второго регист (Л ра, с первым входом второго реверсив ного счетчика импульсов и с первым входом второго блока сравнения кодов, выход которого подключен к первому входу блока логики, стррой вход кото- , рого соединен с выходом второго эле- , мента совпадения,а выход - со счетным входом счетчика импульсов,управляющий вход которого соединен с инверсным выходом третьего триггера и первым входом второго элемента совпадения, со ел со второй вход которого подключен к управляющему входу второго регистра, к первому входу первого элемента совпадения , к входу первого таймера, пер 00 Btiffl выход которого соединен с инфор мационным входом второго регистра и вторым входом второго блока сравнения кодов, второй выход - с первым входов третьего элемента совпадения, второй вход которого соединен с прямым выходом третьего триггера и вторым входом первохО элемента совпадения, а выход - с вторым входом второго реверсивного счетчика, выход которого соединен с третьим входом второго триггера, с вторым входом линии задержки и третьим входом второго ревер сивного счетчика импульсов, при этом
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) 3(51) Н 03 К 13 02
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPGHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3538263/18-21 (22) 08, 12,82 (46) 30,05.84, Вюл, Р 20 (72) П.Ю,Фардыга (71) Научно-производственное объединение радиоэлектронной медицинской аппаратуры (53) 681.325(088,8) (56) 1 ° Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств, M ., Энергия, 1975, с. 314-316.
2, Авторское снидетельство СССР
Р 828399, кл, Н 03 К 13/02, 1979. (прототип) . (54) (57) АДАПТИВНЫЙ АНАЛОГО-1(ИФРОВОЙ
ПРЕОБРАЗОВАТЕЛЬ, содержащий первый и второй блоки сравнения, первые входы которых. соединены между собой, вторые входы — с соответствующими ач нами эталонных напряжений, первый триггер и элемент ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, второй вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсон ключ, первый реверсивный счетчик импульсов, второй триггер, преобраэователь код - аналог, первый регистр, линию задержки и первый таймер, вход которого соединен с выходом элемен.та ИЛИ, с первым входом линии задержKR c e oM. BTopoIo триггера второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход которого подключен к выходу генератора импульсов, а выход соединен с счет ным входом первого реверсивного счетчика импульсов, выход которого подключен к входу преобразователя код-аналог, о т л и ч" а ю шийся тем, что с целью повышения коэффициента сжатия адаптивного преобразования, н него введены блок вычитания, второй ренерсинный счетчик импульсов, второй регистр, два блока сравнения кодов, блок деления, третий триггер, счетчик импульсов, блок логики, три элемента совпадения и второй таймер, вход которого соединен а выходом первого элемента совпадения, с управляющим входом первого регистра и с пе ным входом третьего триггера, второй вход которого подключен к выходу первого блока сравнения кодов, первый вход которого соединен с выходом счетчика импульсов, второй вход — с выходом . блока деления, первый вход которого
C соединен с выходом второго таймера, а второй — c выходом второго регистра, с первым входом второго реверсив ного счетчика импульсов и с первым входом нторого блока сравнения кодов, С выход которого подключен к парному входу блока логики, второй вход кото-, Я рого соеди не н с выходом второго элемента совпадения, а выход — со счетным входом счетчика импульсов, управляющий вход которого соединен с инверсным выходом третьего триггера и первым () входом второго элемента совпадення, второй вход которого подключен к управляющему входу второго регистра, (,Д к первому входу первого элемента сов- „р падения, к входу первого таймера, пер вь(й выход которого соединен с инфор- 00 мационным входом второго регистра и а 1 вторым входом второго блока сравнения кодов, второй выход — с первым входам третьего элемента совпадения, второй а вход которого соединен с пряьым выходом третьего -триггера и вторым входом первого элемента совпадения, а выход - с вторым входом второго ренерсинного счетчика, выход которого соединен с третьим входом второго триггера, с вторым входом линии за держки и третьим входом второго ренер синного счетчика импульсов, при этом
1095 387
Изобретение относится к цифровой электроизмерительной технике и используется в адаптивных системах сбора и передачи цифровой информации.
Известен адаптивный аналого-циф- 5 ровой преобразователь, содержащий п блоков сравнения, блок уставок, дешифратор, регистр, элемент ИЛИ и таймер (1) .
Недостаток указанного преобразователя заключается в низкой надежности, Наиболее близким по технической сущности к изобретению является адаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые выходы которых соединены между собой, вторые входыс соответствующими-шинами эталонных напряжений, первый триггер и элемент
ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, вто. рой вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсов, ключ, реверсивный счетчик импульсов, второй триггер, преоб-, разователь код-аналог, первый регистр, линию задержки и первый таймер, вход которого соединен с выходом элемента
ИЛИ, с первым входом линии задержки . ЭО и с первым входом второго триггера, второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход 5 которого подключен к выходу генератора импульсов, а выход соединен со счет- ным входом реверсивного счетчика импульсов, выход которого подключен к входу преобразователя код-аналог (2)
Данный преобразователь характеризуется малым коэффициентом сжатия, так как в нем существенные отсчеты снимаются в моменты времени, когда разница текущего значения входного сигнала и экстраполирующего полинома нулевого порядка превышает допусти мое значение.
Поставленная цель достигается тем, что в адаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые входы которых соединены между собой, вторые входы — с соответствующими шинами эталонных напряжений, первый триггер и элемент ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, второй вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсов, ключ, первый реверсивный счетчик импульсов, второй триггер, преобразователь коданалог, первый регистр, линию задержки и первый таймер, вход которого сое динен с выходом элемента ИЛИ,с первым.входом линии задержки и с первым входом второго триггера, второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход которого подключен к выходу генератора импульсов, а выход соединен с счетным входом первого реверсивного счетчика импульсов, выход которого подклю чен к входу преобразователя код-аналог, введены блок вычитания, второй реверсивный счетчик импульсов, второй регистр, два блока сравнения кодов, блок деления, третий триггер, счетчик импульсов, блок логики, три элеМеута совпадения и второй таймер, вход которого соединен с выходом первого элемента совпадения, с управляющим входом первого регистра и с первым входом третьего триггера, второй вход которого подключен к выходу первого блока сравнения кодов, первый вход которого соединен с выходом счетчика импульсов, второй вход — с выходом блока деления, первый вход которого соединен с выходом второго таймера, а второй - с выходом второго регистра, с первым входом второго реверсивного счетчика импульсов и с первым входом второго блока сравнения кодов, выход которого подключен к первому входу блока логики, второй вход которого сое динен с выходом второго .элемента совпрямой выход первого триггера соединен с управляющим входом обратного счета первого реверсивного счетчика импульсов, инверсный выход первого триггера соединен с управляющим входом прямого счета первого реверсивного счетчика импульсов, выход котоЦель изобретения - повышение коэффициента сжатия адаптивного преобразования. рого соединен с информационным входом первого регистра, причем первый вход блока вычитания подключен к выходу преобразователя код-аналог, второй вход — к входной шине, а выход - к первым входам первого и второго блоков сравнения.
1095387 падения, а выход — co счетным входом счетчика импульсов, управляющий вход которого соединен с инверсным выходом третьего триггера и первым входом второго элемента совпадения, второй вход которого подключен к управляющему вхэ 5 ду второго регис а, к первому входу первого элемента онпадения, к входу первого таймера, перный выход которого соединен с информационным входом второго регистра и вторым вхо 10 дом второго блока сравнения кодов, второй выход — с первым входом третьего элемента совпадения, второй вход которого соединен с прямым выходом третьего триггера и вторым вхо 15 дом первого элемента совпадения, а выход — с вторым входом второго реверсивного счетчика, выход которого соединен с третьим входом второго триггера, с вторым входом линии задержки и с тре ..ьим входом второго ре версинного счетчика импульсов, при этом прямой выход первого триггера соединен с управляющим входом обратного счета первого реверсивного счетчика импульсов, инверсный выход перного триггера соединен с управляющим входом прямого счета первого реверсивного счетчика импульсов, выход которого соединен с информационным входом первого регистра, причем первый вход блока вычитания подключен к выходу преобразователя код-аналог, второй вход - к входной шине, а выход. к первым входам первого и второго блоков сравнения. 35
На фиг. 1 изображена структурная схема адаптивного аналого-цифрового преобразователя; н а фи г, 2 — диагр аммы, поясняющие его работу.
Адаптивный аналого-цифровой преоб-,40 разонатель содержит реверсивный счетчик 1 импульсов, выход которого соединен с входом преобразователя 2 коданалог, выход которого соединен с первым входом блока 3 вычитания, выход которого соединен с первыми входами блоков 4 и 5 сравнения, выходы которых соединены с входами первого триггера 6, первый вход первого регистра 7 соединен с выходом первого реверсивного счетчика 1 импульсов, входы элементов ИЛИ 8 соединены с выходами первого и второго блоков 4 и 5 сравнения, выход генератора 9 импульсов соединен с первым входом ключа
10, второй регистр 11, выход которого соединен с первым входом второго реверсивного счетчика 12 импульсон, первый таймер 13, вход которого соединен с входами второго триггера 14, линии задержки 15 и первого элемента 60
16 совпадения, второй элемент 17 сон. падения, второй вход которого соединен с первым входом второго регистра
11, третий элемент 18 совпадения, первый вход которого соединен с ныходом пеРвого таймера 13, блок логи— ки 19, выход которого соединен с первым входом счетчика 20 импульсов, выход которого соединен с входом блока
21 сравнения кодов, блок 22 сравнения кодов, выход которого соединен с первым входом блока логики 19, второй таймер 23, выход которого соединен с первым входом блока 24 деления, выход которого соединен с вторым входом третьего триггера 25.
Адаптивный аналого-цифровой преобразователь работает следующим образом
В исходном состоянии второй 14 и третий 25 триггеры, первый 1 и второй 12 реверсивные счетчики импульсов установлены в нулевое сос тояние, в счетчике 20 импульсов установлено значение логической единицы . В момент времени t èìïóëüсы с генератора 9 через ключ 10 начинают поступать на счетнь7й вход реверсивного счетчика 1 импульсов. Если н момент времени to значение преобразуемого сигнала U„(t ) > 8 где Я вЂ” допустимое значение погрешности аппроксимации, то выходной сигнал блока 3 вычитания а(t )
U„(t.о} Ппка (о} Е и срабатывает первый блок 4 сравнения, устанавливая первый триггер 6 в состояние логического нуля . Первый 4 и второй 5 блоки сравнения срабатывают при условиях соответственно ь(t)
