Устройство для устранения неопределенности дискретнофазовой модуляции
УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ НЕОПРЕДЕЛЕННОСТИ ДИСКРЕТНОФАЗОВОЙ МОДУЛЯЦИИ, содержащее формирователь интервала анализа, последовательно соединенные блок управления, мультиплексор , коммутатор распределения вет-г вей, кодер и первый сумматор по моду-, лю два,, а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которого подключен к второму входу первого сумматора по модулю два, при этом к первому и второму входам формирова .теля синдромной последовательности подключены соответственно второй выход кодера и второй выход коммутатора распределения ветвей, входы мультиплектора являются входами устройства, отличающееся тем, что,, с целью повыщения помехоустойчивости порогового декодирования, введены последовательно соединенные первый инвертор и первый пороговый счетчик, а также второй инвертор, второй пороговый счетчик, Б -триггер, дешифратор , линия задержки и последовательно соединенные буферный регистр сдвига и второй сумматор по модулю два, к второму входу которого подключен выход D -триггера, к информационному входу которого и первому входу дешифратора подключен выход второго поро§ гового счетчика, к первому входу которого и входу первого инвертора подключен выход фор мирователя синдромной последоват ьности, а к тактовому входу 33 -триггера и второму входу дешифратора подключен выход второго инвертора , к входу которого и входу линии задержки подключен выход формирователя интервала анализа, при этом СО выход линии задержки подключен к вторым входам второго порогового счетчика и первого порогового счетчика, которого подключен к третьему входу дешифратора, выз4од которого ,подключен к входу блока управления, а выход первого сумматора по модулю два подключен к входу буферного регистра сдвига.
СОЮЗ СОВЕТСКИХ
СО,И М
РЕСПУБЛИК,SU„„ заО Н 04 1 1/10
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ЬЩ;< \ (56) 1. Петрович Н.Т., Каминский В.И. О декодировании помехоустойчивых кодов в каналах с фазовой модуляцией. Труды институтов связи,1977 r, Ф 86, рис.1. 2. Патент США 9 3806647, кл. 178/67, 1974 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ НЕОПРЕДЕЛЕННОСТИ ДИСКРЕТНОФАЗОВОЙ МОДУЛЯЦИИ, содержащее формирователь интервала анализа, последовательно соединенные блок управления, мультиплексор, коммутатор распределения вет-. вей, кодер и первый сумматор по моду-. лю два,. а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которого подкпючен к второму входу первого сумматора по модулю два, при этом к первому и второму входам формирова.теля синдромной последовательности подключены соответственно второй выход кодера и второй выход коммутатора распределения ветвей, входы мультиплектора являются входами устройства, о т л и ч а ю щ е е с я тем, что,, с целью повышения помехоустойчивости порогового декодирования, введены последовательно соединенные первый инвертор и первый пороговый счетчик, а также второй инвертор, второй пороговый счетчик, 1) -триггер, дешифратор, линия задержки и последовательно соединенные буферный регистр сдвига и второй сумматор по модулю два, к второму входу которого подключен выход 9 -триггера, к информационному входу которого и первому входу дешифратора подключен выход второго поро- @ гового счетчика, к первому входу ко- ® торого и входу первого инвертора подключен выход формирователя синдромной последоватепьности, а к тактовому входу )) -триггера и второму входу деФ шифратора подключен выход второго ин- Ф вертора, к входу которого и входу линии задержки подключен выход формирователя интервала анализа, при этом выход линии задержки подключен к вторым входам второго порогового счетчика и первого порогового счетчика, вы ход которого подключен к третьему входу дешифратора, выход которого подключен к входу блока управления, а выход первого сумматора по модулю два подключен к входу буферного регистра сдвига. 3Ф! 095428 Изобретение относится к электросвязи и может. использоваться для передачи данных, сигналов цифрового радио и телевизионного вещания, в системах сбора и обработки дискретной 5 информации при кодировании и декодировании их сверточными кодами с пороговой схемой декодирования. Известно устройство для устранения неопределенности дискретнофазо- 10 вой модуляции, содержащее детектор, ключ, фаэовращатель на 180, гетеродин с трактом формирования опорного колебания, декодер, блок анализа обратной работы, передатчик обратно- 15 го канала (1 $ Недостатком известного устройства является низкая помехоустойчивость. Наиболее близким к изобретению является устройство для устранения 20 неопределенности дискретнофазовой модуляции, содержащее последовательно соединенные блок управления, мультиплексор, коммутатор распределения ветвей, кодер и первый сумматор по модулю два, а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которого подключен к второму входу первого 30 сумматора по модулю два, при этом к первому и второму входам формирователя синдромной последовательности подключены второй выход кодера и втоРой выход коммутатора Распределения ветвей соответственно, входы мультиплексора являются входами устройства 2 1. Однако данное устройство обладает низкой достоверностью порогового де- 40 кодирования, Цель изобретения — повышение помехоустойчивости порогового декодирования. Поставленная цель достигается 45 тем, что в устройство для устранения неопределенности дискретнофазовой модуляции, содержащее формирователь интервала анализа, последовательно соединенные блок управления, мультиплексор, коммутатор распределения ветвей, кодер и первый сумматор по модулю два, а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которого .подключен к.второму входу первого сумматора по модулю два, при этом к первому н второму входам формирователя синдромной последовательности подключены второй выход кодера и второй выход коммутатора распределения соответственно,входы мультиплексора являются входами устройства, введены последовательно соединенные первый инвертор и первый пороговый счетчик, а также второй инвертор, второй пороговый счетчик, 3 -триггер, дешифратор, линия задержки и последовательно соединенные буферный регистр сдвига и второй сумматор по модулю два, к второму входу которого подключен выход В-триггера, к информационному входу которого и первому входу дешифратора подключен выход второго порогового счетчика, к первому входу которого и входу первого инвертора подключен выход формирователя синдромной последовательности, а к тактовому входу Д-триггера и второму входу дешифратора подключен выход второго инвертора, к входу которого и входу линии задержки подключены выход формирователя интервала анализа, при этом выход линии задержки подключен к вторым входам второго порогового счетчика и первого порогового счетчика, выход которого подключен к третьему входу дешифратора, выход которого подключен к входу блока управления, а выход первого сумматора по модулю два подключен к входу буферного регистра сдвига. На чертеже представлена электрическая схема устройства для устранения неопределенности ДФМ с использованием порогового декодирования сверточных кодов. Устройство для устранения неопределенности дискретнофазовой модуляции содержит блок 1 управления, мультиплексор 2, коммутатор 3 распределения ветвей, кодер 4, первый сумматор 5 по модулю два, формирователь б синдромной последовательности, анализатор 7 синдрома, пороговый блок 8, буферный регистр 9 сдвига, второй сумматор 10 по модулю два, Р -триггер 11, дешифратор 12, первый пороговый счетчик 13, первый инвертор 14, второй пороговый счетчик 15, формирователь 16 интервала анализа, второй инвертор 17, линию задержки 18. Рассмотрим функции, выполняемые основными структурными элементами устройства. 28 4 К155ТМ2. Анализатор 7 синдрома служит для 40 анализа синдромной последовательности с целью принятия решения о достоверности принятой информации. В качестве анализатора синдрома используется РС, со встроенными сумматорами по 45 модулю два. Длина PC и количество сумматоров определяется видом порождающего полинома G,I(D). Анализатор .. (i l синдрома реализуется на ИМС серии К155 типа К155ТИ2 (ячейки цамяти) н К155ЛП1 (сумматоры по модулю два) . Пороговый блок 8 предназначен для принятия решения о достоверности принятого информационного символа. Пороговый блок реализуется в виде комбина55 ционного автомата на ИИС серии R155 типа К155ЛА1, К165ЛАЗ, К155ЛА6. Связи А3 с PC анализатора синдрома полнос3 10954 Блок 1 управления мультиплексором производит управление мультиплексором н выполнен в. виде триггера, работающего в счетном режиме, Коммутатор 3 распределения ветвей производит распределение кодовой последовательности на информационную и проверочную последовательности и содержит два регистра . последовательный регистр сдвига на пр разрядов10 и параллельный регистр сдвига на пд разрядов, где по — скорость сверточного кода. Кодер 4 из принятых информационных символов формирует проверочную после-15 довательность аналогичную принятой проверочной последовательности. В качестве кодера используется регистр сдвига (PC) со встроенными сумматорами по модулю два. Длина РС определя-20 ется максимальной степенью порождающе го полинома G Ь, j =1, 2.()1 (11 К, 1 = Ко+.1.. и . Кодер реализуется на ИИС серии К155 типа К155ТМ2 (ячейки памяти) и К155ЛП1 (сумматоры по 25 модулю два}. Первый сумматор 5 по модулю два предназначен для коррекции ошибочных информационных символов. Коррекция производится сигналом с выхода порого gg вого блока 8; Формирователь 6 синдромной последовательности служит для формирования синдрома из принятой и сформированной проверочных последовательностей. В ка 35 честве формирователя синдрома используется сумматор по модулю два (К155ЛП1). тью определяется видом порождающего полинома. Буферный регистр сдвига предназначен для повышения помехоустойчивости порогового декодирования при возникновении обратной работы. Буферный регистр сдвига представляет собой последовательный РС, длина которого выбирается равной длине РС кодера (или анализатора синдрома) и выполняется на ИИС Второй сумматор 10 по модулю два предназначен для коррекции информации в режиме возникновения обратной работы. Сигнал для коррекции поступает с выхода счетного триггера. Сумматор по модулю два реализуется на одном элементе ИИС К155ЛП1. Э -триггер 11 предназначен для управления работой второго сумматора 10 по модулю два. Счетный триггер реализуется на одном элементе ИИС К155ТИ2. Дешифратор 12,предназначен для дешифрирования состояния пороговых счетчиков и формирования одиночного импульса при наличии двух нулей с выходов пороговых счетчиков. Дешифратор реализуется на одном элементе HMC К155ЛАЗ. Первый пороговый счетчик 13 нредназначен для принятия решения о со-. хранении фазы синдромной последовательности. В качестве порогового счетчика используются двоичные счетчики и дешифратор, собранные на микросхемах К155ИЕ5, К166ЛА1 и К155ТМ соответственно. Инвертор 14 предназначен для инвертирования синдромной последовательности, поступающей на вход порогового счетчика 13. Инвертор реализуется на одном элементе ИИС К155ЛАЗ. Второй пороговый счетчик 15 предназначен для принятия решения об изменении фазы синдромной последовательности и выработки сигнала, управляю" щего работой дешифратора 12 и 3-триггера 11. В качестве порогового счетчика используются двоичные счетчики и дешифратор, собранные на микросхемах К155ИЕ5, К155ЛА1 (IV) соот; ветственно. Формирователь 16 интервала анализа предназначен для формирования импульса управления пороговыми счетчиками. Коэффициент счета выбирается исходя из заданной вероятности ложной I095428 синхронизации. В качестве формирователя интервала анализа используются двоичные счетчики и дешифратор, собранные на ИМС типа К155ИЕ5 и К155ЛА1 соответственно. 5 Второй инвертор 17 предназначен для формирования стробирующего сигнала для дешифратора и Э -триггера. В качестве инвертора используется .один элемент ИМС К155ЛАЗ. Линия задержки 18 предназначена для обеспечения необходимых фазовых соотношений сигналов с выхода первого и второго пороговых счетчиков. Линия задержки реализуется в виде 15 стандартной ЛЗ, величина которой определяется применяемой серией ИМС. Устройство для устранения неопределенности дискретнофазовой модуляции работает следующим образом. 20 Известно, что при использовании систем связи с ДМФ возможны четыре варианта распределения каналов и фазы сигнала (обратная работа) на приемной стороне. 1. Каналы и фаза сигналов на приемной стороне полностью соответствует передающей стороне (Э.,",Э ) . 2. Каналы распределены правильно, но фаза сигналов отличается на 180 30 о л (обратная работа) 3„, 3 ° 3. Каналы распределены неправильно (q, 3 ), фазы принятых сигналов соответствуют преданным. 4. Каналы распределены неправильно З (3, 3„) и фазы принятых сигналов не соответствуют пере аннам (обратная Л работа), т.е. 32 Рассмотрим режим вхождения в синхронизм, что соответствует четвертому варианту распределения .каналов и фаз сигналов. В этом случае с, выхода формирователя синдромной последовательности поступает синдромная последова45 тельность импульсов, в которой логический "0" и логическая "1" появляются с одинаковой вероятностью, равной Ре=Р =1/2. Эта последовательность поступает на вход анализатора синдрома„ л 50 на вход второго 15 и через первый ин" вертор 14 на вход первого 13 пороговых счетчиков. Анализатор 7 синдрома производит анализ синдромной последова» тельности и в пороговом блоке 8 принимается решение о достоверности информации, производится ошибочная коррекция информации или размножение ошибок. Относительный порог (tо) срабатывания пороговых счетчиков 13 и 15 выбирается достаточно большой величины для обеспечения малой вероятности ложных срабатываний. В рассматривае-" мом случае пороговые счетчики 13 и 15 ь ие срабатывают и на их выходах формируются логические "1", которые поступают на вход дешифратора 12 со стробированием, на выходе которого, при поступлении стробирующего сигнала (импульса), формируется импульс, осуществляющий запуск схемы блока 1 управления мультиплексором 2: производится переключение ветвей на выходе мультик плексора 2 из состояния (3»5„) в сосл тояние (31, 3 ) . C некоторым запаздыванием относйтельно момента поступления стробирующего импульса формируется импульс сброса на пороговые счетчики 13 и 15, который поступает от формирователя 1б интервала анализа через линию задержки 18. Пороговые счетчики 13 и 15 переводятся и нулевое состояние и начинается новый цикл поиска. Режйм обратной работы. В этом случае инвертирована как информационная (3.,), так и проверочные последовательности, а также инвертируется т синдромная последовательность, которая одновременно поступает на вход второго порогового счетчика 15 и на вход анализатора 7 синдрома. В соответствии с теорией порогового декодирования и если количество ошибок не превышает корректирующей способности, то анализатор 7 синдрома производит анализ синдромной последовательности и в пороговом блоке 8 принимается решение о коррекции ошибочных символов. Исправленные ошибочные символы находятся в фазе об- " ратной работы. С выхода первого сумматора 5 по модулю два информационная последовательность поступает на вход буферного регистра 9 сдвига. Так как количество ошибок не превышает корректирующей способности декодера, а синдромиая последовательность инвертирована, то нулевым символом (логическими "0") в синдромной последовательности являются символы, определяемые ненулевыми членами порождающих полиномов G < (3), =1,2, (j1 ° ° °,К; 1 «К +1р ° ° ° р вр И ТИПОМ ОШИ бок, Остальные символы синдромной 1095 428 7 последовательности — ненулевые (логические единицы). Символы снндромной последовательности, поступившие на вход второго порогового счетчика 15 вызывают его срабатывание и на его выходе появляется логический "0", который запрещает прохождение импульса управления с выхода дешифратора 12. Одновременно осуществляется запись логического "0" 10 в 3 -триггер 11, с выхода которого на второй вход второго сумматора по модулю два поступает логическая "1". В результате чего происходит инвертирование выходной информации, поступаю- 15 щей с выхода буферного регистра 9 сдвига. Аналогичным образом производится устранение неопределенности фазы (обратной работы) ДМФ в случае, если 20 имеет место только лишь инвертирование фазы каналов ДФМ, т.е. каналы ДМФ на выходе мультиплексора 2 распределены правильно, но фазы сигналов этих каналов ийвертированы. Время поиска 25 правильной фазы при этом составляет один цикл, вместо двух, как в предыдущем случае. Режим работы устройства, когда каналы ДМФ на входе мультиплексора 2 з0 раснределены неправильно, т.е. 32, Э„ вместо 3,,3<, но фазы принятых сигналов соответствуют переданным отличается от режима вхождения в синхронизм тем, что время поиска составляет также один цикл.. В режиме работы устройства, когда каналы ДМФ и фаза сигналов каналов на приемной стороне полностью соответст- б вует передающей стороне, т.е. 3,, или режим наличия синхронизации, поиск синхронизация отсутствуют. Таким образом, если выбрать интер вал анализа равным, то среднее время 4 поиска предлагаемого устройства при наличии помех, не превышающих коррек" тирующую способность декодера составляет 0+1+1+2 T = — — — т =тА 4 где О, 1, 2 " количество циклов поиска при наличии синхронизации только при инвертировании сигналов, только при перепутывании каналов ДМФ н при иере- 5 8 пугывании каналов ДМФ и инвертировании сигналов каналов ДМФ соответственно. Среднее время поиска для прототипа составляет соответственно 0+1+2+3 Tn = T ä- = =1 5 Т 4 А А Следовательно, при равном интервале анализа среднее время поиска предлагаемого устройства в 1,5 раза меньme, чем у прототипа. Следует отметить, что время поиска для предлагаемого устройства значительно сокращается эа счет того, что информация для коррекции работы ДМФ поступает с выхода формирователя 6 синдромной последовательности, где частота следователя импульсов в Э (3 — число ортогональных проверок используемого s кодере сверточного кода) раз больше, чем с выхода порогового блока 8. Эта позволяет в предлагаемом устройстве выбрать меньше интервал анализа 7< по сравнению с прототипом при одинаковых характеристиках обнаружения. Ориентировочно интервал анализа MoRHo выбРать Равным ?A пр-Т,, /3. * Уменьшение среднего временй поиска позволяет увеличить время сеанса свя" зи или увеличить пропускную информационную способность, что особенно важно для. системы связи цифровых спутниковых систем связи типа "Орбита-2". Кроме того, введение буферного регистра 9 сдвига и второго сумматора 10 по модулю два позволяет повысить помехоустойчивость порогового декоди- . рования в режиме обратной работы. В прототипе в этом случае на выход по-. ступает большой пакет опшбок, который определяется интервалом анализа TA и средним временем поиска Гя . Известно, что вероятность ошибочного декодирования дня порогового декодирования .определяется выражением ля — Р 4Х o pq И+1 где Р - эффективная длина кодового ограничения, - кратность исправляемых ошибок. Следовательно, помехоустойчивость предлагаемого устройства увеличивает ся в 1 jg, где - длина пакета ошибок при обратной работе. t095428 ВЯИИПИ Заказ 3635/43 . ТиРаж 635 6оущсй а 4вивал ШШ теит, r.Умзород, заЯроевтвм, 4
