@ -значный инвертор

 

т-ЗНАЧНЫЙ ИНВЕРТОР, содержащий два резистора и два КМОП-транзистора , затворы которых подключены к входу инвертора истоки и подложки к соответствующим шинам питания, а стоки соответственно подключены у КМОП-транзистора с каналом р-типа к первому выводу первого резистора и у КМОП-транзистора с каналом п-типа к первому вьтоду второго резистора, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены два до . полнительных КМОП-транзистора, затворы которых подключены к входу инвертора , и третий резистор, первый вывод которого подключен к второму вьгооду первого резистора, к истоку S и подложке дополнительного КМОПтранзистора с каналом р-типа, а вто рой вывод - к второму вьшоду второго резистора, истоку и подложке дополнительного КМОП-транзистора с каналом п-типа, стоки дополнительных КМОП-транзисторов подключены к выходу инвертора. О) с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСтИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 03 К 1.9/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGXOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3526546/18-21 (22) 20.12.82 (46) 23.04.88. Бюл. 9 15 (72) Г.В.Басалаев, А.Б.Кметь, В.И.Медведев и Д.С.Сержанович (53) 621.375.083 (088.8) (56) Huetras I.L. Carmona I.È. Lowpower ternary -MOS circuits. Proceedings of the 9-th International simposium on Multiple-Valued Logic, Bath, 1979, New-York, У 4, 1979, р. 170-174.

Макоto Hatta, Itsuo ТаЕапашд апй

Katsushi Inoue. А realization of

ternary logic functions by using

cellular arrays. Proceedings of 10-th

International Symposium on MultipleValued Logic, Evanston, 1980, р.-45-64. (54)(57) m-ЗНАЧНЫЙ ИНВЕРТОР, содержащий два резистора и два КМОП-транзистора, затворы которых подключены к входу инвертора истоки и подложкиÄÄSUÄÄ 1097162 к соответствующим шинам питания, а стоки соответственно подключены у

КМОП-транзистора с каналом р-типа к первому выводу первого резистора и у КМОП-транзистора с каналом и-типа к пе рв ому выводу в торо го рез исто ра, о уличающий ся тем, что, с целью расширения функциональных возможностей, в него введены два дополнительных КИОП-транзистора, затворы которых подключены к входу инвертора, и третий резистор, первый вывод которого подключен к второму выводу первого резистора, к истоку и подложке дополнительного KMOIIтранзистора с каналом р-типа, а вто- рой вывод — к второму выводу второго резистора, истоку и подложке дополнительного КМОП-транзистора с каналом п-типа, стоки дополнительных

КМОП-транзисторов подключены к выходу инвертора.

1097162

Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения многозначных устройств на МОП-транзисторах.

Известны многозначные инверторы на

KMOII-транзисторах, содержащие базовые декодеры, двузначные инверторы и кодер соответствующей значности, напри- 10 мер трехзначный инвертор, состоящий из двух базовых декодеров, двух двузначных инверторов и трехзначного кодера.

Недостатком известных устройств является их сложность.

Известен также трехзначный инвертор, содержащий два резистора и два .КМОП-транзистора, затворы которых подключены к входу устройства, исто- 20 ки и подложки — к соответствующим шинам питания, а стоки соответственно подключены у MOII-транзистора с каналом р-типа к первому выводу первого резистора и у МОП-транзистора с кана-25 лом п-типа к первому выводу второго резистора, а вторые выводы резисторов подключены к выходу устройства.

Недостатком этого инвертора являются узкие функциональные возможности, обусловленные его низкой значностью, ограничивающей эффект от его применения.

Целью, изобретения является расширение функциональных возможностей устройства.

Указанная цель достигается тем, что в m-значный инвертор íà КМОП-транзисторах, содержащий два резистора и два KMOII-транзистора, затворы кото- 40 рых подключены к входу устройства, истоки и подложки — к соответствующим шинам питания, а стоки подключены соответственно у KMOII-транзистора с каналом р-типа к первому вы- 45 воду первого резистора и у КМОП-транзистора с каналом п-типа к первому выводу второго резистора, введены два дополнительных KMOII-транзистора, затворы которых подключены к входу устройства, и третий резистор, первый вывод которого подключен к второму выводу первîro резистора, к истоку и подложке дополнительного КМОПтранзистора с каналом р-типа, а второй вывод подключен к второму выводу второго резистора, истоку и подложке дополнительного KMOII-транзистора с каналом п-типа, стоки дополнительных КМОП-транзисторов подключены к выходу устройства.

На чертеже приведена принципиальная схема предложенного m-значного инвертора на KMOII-транзисторах.

m-значный инвертор на КМОП-транзисторах содержит два резистора 1,2 и два КМОП-транзистора 3, 4, затворы которых подключены к входу 5 устройства, истоки и подложки — к соответствующим шинам 6, 7 питания, а стоки соответственно подключены у КМОП-транзистора 3 с каналом р-типа к первому выводу первого резистора 1 и у КМОПтранзистора 4 с каналом и-типа к первому выводу второго резистора 2, два дополнительных KMOII-транзистора 8,9 у затворы которых подключены к входу

5 устройства, и третий резистор 10, первый вывод которого подключен к второму выводу первого резисторе 1, истоку и подложке дополнительного

КМОП-транзистора 8 с каналом р-типа, а второй вывод — к второму выводу второго резистора 2, истоку и подложке дополнительного КМОП-транзистора 9 с каналом п-типа, стоки дополнительных КМОП-транзисторов 8, 9 подключены к выходу 11 устройства, стоки

KMOII-транзисторов 3, 4 подключены соответственно к первому и второму дополнительным выходам 12, 13, а истоки дополнительных КМОП-транзисторов

8,9 — соответственно к третьему и четвертому дополнительным выходам 14, У

15, пятый дополнительный выход 16 может быть получен путем объединения первого и второго дополнительных выходов 12, 13. !

m-значный инвертор на КМОП-транI зисторах работает следующим образом.

На вход 5 устройства поступают сигналы в виде напряжения постоянного тока в диапазоне от О вольт до напряжения источника питания Е, что в логическом плане соответствует алфавиту Е < = 0,1,2,3 ). Предположим,что входной сигнал четырехзначного инвертора на КМОП-транзисторах равен 0, т.е. напряжение U» Hà входе 5 находится в пределах 0 аЦ вх с Н юр, где

U „- напряжение порога KMOII-транзисторов. В этом случае КМОП-транзисторы с каналами и-типа 4 и 9 закрыты, поскольку напряжение на их затворах не превышает U „,,,а КИОПтранзисторы с каналами р-типа 3 и 8 в силу того, что напряжение на зат62

4 тора находится в пределах 1/3 E + и

+ U„,р «2/3 Eð+ Б „ р . Для этого состояния напряжение на первс1м дополнительном выходе 12 устройства, как и в предыдущем случае, близко к Е„, т.е, равно логическому значению 31, на втором дополнительном выходе 13— по-прежнему 10 ), на третьем и четвертом дополнительных выходах 14 и

15 — соответственно 2/3 Е„ (логическое значение (2f) и 1/3 Еп (логическое значение 1j) на выходе 11 вследствие того, что дополнительный КМОПтранзистор с каналом р-типа 8 закрыт, а дополнительный КМОП-транзистор с каналом и-типа 9 открыт, напряжение равно 1/3 Е „ (логическое значение 11)). Рассмотрим, наконец, работу четырехзначного инвертора на КМОП-транзистооах при входном сигнале, равном

t3), т.е. когда, напряжение U „ Ha входе 5 находится в пределах 2/3 Е +

+ U„c U вх с E„. Выходные напряжепор ния в этом случае равны (О 1 на всех выходах 11, 12, 13, 14 и 15 устройства, так как все КМОП-транзисторы закрыты. При объединении первого и второго дополнительных выходов 12 и

13 образуется пятый дополнительный выход 16. При этом четырехзначный инвертор преобразуется в двоичный и характеристика вход 5 — пятьп» дополнительный выход 16 у него полностью совпадает с характеристикой стандартного КМОП-инвертора.

Таким образом, при небольших аппаратурных затратах (две пары комплементарных КМОП-транзисторов) предлагаемый четырехзначный инвертор позволяет инвертировать входной сигнал в четвертичном алфавите. Дополнительно к этому с его помощью могут быть реализованы полный набор одновходовых четырехзначных пороговых функций и две четырехзначеные функции одной переменной.

Технико-экономический эффект в предложенном устройстве заключается в расширении его функциональных возможностей, что позволяет уменьшить номенклатуру используемых устройств.

10971 ворах по отношению к потенциалам их истоков меньше на величину, превышающую Бщ,., открыты. В результате на дополнительных выходах 12 13 14

15 и основном выходе 11 инвертора напряжение близко к Е„, что соответствует логическому сигналу (3 ). Если входной сигнал равен 11 1, т.е. напряжение U на входе 5 устройства нахо- 10 дится в пределах U „, U Ä 1/ЗЕд+Б „, то КМОП-транзисторы с каналом р-типа

3 и 8 в силу того, что напряжение на затворах этих КМОП-транзисторов по отношению к потенциалам их истоков 15 по прежнему меньше на величину, превышающую U„«, открыты, КМОП-транзистор.с каналом р-типа 4 вследствие того, что напряжение на его затворе . выше U„ р, также открыт, а дополни- 20 тельный КМОП-транзистор с каналом

ll»типа закрыт, так как напряжение на

его затворе по отношению к потенциалу истока этого КМОП-транзистора меньше U „, В результате в рассмат- 25 риваемом случае между шинами питания

7, 6 включен делитель напряжения, образованный резисторами 1, 2 и 10,.номиналы которых равны, что обеспечивает в точках соединения резисторов 30 напряжения, равные соответственно

1/3 Е и и 2/3 E„. В силу вышесказанного напряжение на первом дополнительном выходе 12 четырехзначного инвертора по-прежнему близко к Е„, 35 что соответствует алфавитному значению 131 на втором дополнительном выходе 13 — $03, так как КМОП-транзистор с каналом п-типа 4 находится в проводящем состоянии, на третьем дополнительном выходе 14 — 2/3 Ед (логическое значение (2}), на выходе четвертом дополнительном 15 - 1/3 Е и или 11 ) в четырехзначном алфавите, а на выходе 11 вследствие того, что дополнительный КМОП-транзистор с каналом р-типа.8 открыт и дополнительный КМОП-транзистор с каналом и-типа

9 закрыт — тоже 2/3 Е „ (логическое значение (2j). Пусть теперь сигнал на входе 5 равен (2 ), т.е. напряже50 ние на входе 5 четырехзначного инвер1097162

Редактор Н.Сильнягина Техред А. Кравчук Корректор И.Эрдейи

Заказ 3375

Тираж 928

Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4