Цифровой функциональный преобразователь

 

1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, три блока перезаписи, регистр, дешифратор, управляемый делитель частоты, реверсивный счетчик , блок формирования начального кода, вычитающий блок, вычитающий счетчик, дешифратор нуля, триггер и элемент И, причем управляющий вход и информационные входы первого блока перезаписи соединены соответственно с управляющим входом и информационными входами преобразователя , выходы первого блока перезаписи через регистр и дешифратор соединены с входами управляемого делителя частоты, первый выход которого соединен с управляющими входами второго и третьего блоков пере- , записи, выходы которых соединены со-, ответственно с входами реверсивного и вычитающего счетчиков, управляющий вход вычитающего счетчика соединен с вторым выходом управляемого делителя частоты, управляющий вход которого соединен с первым входом установки преобразователя, а тактовый вход - с выходом элемента И и счетным входом реверсивного счетчика , входы элемента И соединены со у ,tjответственно с выходами генератора импульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразователя и выходом дешифратора нуля, выходы которого соединены с выходами вычитающего счетчика, входы второго блока перезаписи соединены с первой группой выходов блока формирования начального кода,, вторая группа выходов которого подключена к первой группе входов вычитающего блока, выходы которого соединены с входами третьего блока перезаписи, входы блока формирования начального кода и вторая труппа входов вычитающего блока соединены с входами дешифратора и регистра соответственно, вход установки регистра соединен с вторым установочным входом преобразователя и входом установки в О реверсивного счетчика, выходы которого являются выходами преобразоваО теля, отличающийся тем. со со что, с целью повьш1ения быстродействия , в него введен блок анализа знасо ка разности аргументов, первьп и второй выходы которого соединены соответственно с выходом знакового .разряда вычитающего блока и третьим выходом управляемого делителя частоты , первый и второй выходы блока анализа знака разности аргументов подклю ены соответственно к входам сложения и вычитания реверсивного счетчика. 2. Преобразователь по п. 1, отличающийся тем, что блок анализа знака разности аргументов содержит три элемента НЕ и элемент

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 3(51) С 06 F 7 544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1|Ь.:1)): . с

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО 4ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 2868148/18 — 24 (22) 07.01.80 (46) 23.06.84 Бюл. И - 23 (72) В.Г.Липский (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР

¹ 473195, кл. G 06 F 3/00, 1972.

2. Авторское свидетельство СССР

; № 684552, кл. G 06 F 15/34, 1979. (54) (57) 1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ

ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, три блока перезаписи, регистр, дешифратор, управляемый делитель частоты, реверсивный счетчик, блок формирования начального кода, вычитающий блок, вычитающий счетчик, дешифратор нуля, триггер и элемент И, причем управляющий вход и информационные входы первого блока перезаписи соединены соответственно с управляющим входом и информационными входами преобразователя, выходы первого блока перезаписи через регистр и дешифратор соединены с входами управляемого делителя частоты, первый выход которого соединен с управляющими входами второго и третьего блоков перезаписи, выходы которых соединены со-. ответственно с входами реверсивного и вычитающего счетчиков, управляющий вход вычитающего счетчика соединен с вторым выходом управляемого делителя частоты, управляющий вход которого соединен с первым входом установки преобразователя, а тактовый вход — с выходом элемента И и счетным входом реверсивного счетчика, входы элемента И соединены соответственно с выходами генератора импульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразователя и выходом дешифратора нуля, выходы которого соединены с выходами вычитающего счетчика, входы второго блока перезаписи соединены с первой группой выходов блока формирования начального кода,, вторая группа выходов которого подключена к первой группе входов вычитающего блока, выходы которого соединены с входами третьего блока перезаписи, входы блока формирования начального

R кода и вторая группа входов вычитаю- 1 щего блока соединены с входами дешифратора и регистра соответственно, вход установки регистра соединен С: с вторым установочным входом преобразователя и входом установки в

"0" реверсивного счетчика, выходы которого являются выходами преобразова. теля, отличающийся тем, что, с целью повышения быстродействия, в него введен блок анализа знака разности аргументов, первый и второй выходы которого соединены соответственно с выходом знакового разряда вычитающего блока и третьим выходом управляемого делителя частоты, первый и второй выходы блока анализа знака разности аргументов подключены соответственно к входам сложения и вычитания реверсивного счетчика.

2. Преобразователь по и. 1, о тл и ч а ю шийся тем, что блок анализа знака разности аргументов содержит три элемента HF и элемент

1099317

2И-ИЛИ-КЕ, причем первый вход блока анализа знака разности аргументов соединен с первым входом элемента

2И-ИЛИ-НЕ и через первый элемент НЕ с вторым входом элемента 2И-ИЛИ-НЕ, второй вход блока анализа знака соединен с третьим входом элемента

Изобретение относится к вычислительной технике.

Известен функциональный преобразователь, содержащий два блока памяти, генератор импульсов, дополни- 5 тельный генератор импульсов, два генератора ступенчатого напряжения, блок выделения временного интервала, матрицу совпадений и многозвенный потенциальный элемент (1 .

Однако такое устройство сложно, обладает низким быстродействием и не может воспроизводить участки с отрицательной первой производной.

Наиболее близким по технической сущности к предлагаемому является функциональный преобразователь, содержащий регистР, блоки перезаписи, дешифратор, блок формирования начального кода, вычитающий счетчик, реверсивный счетчик, блок анализа кода на нуль, триггер, элемент И, генератор импульсов, вычитающий блок,, управляемый делитель частоты, причем первый и второй выходы управляемого делителя частоты соединены- соответственно с входами "Сложение" и "Вычитание" реверсивного счетчика P2j .

Недостатком данного преобразова- З0 теля является его низкое быстродействие.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, 35 что в цифровой функциональный преобразователь, содержащий генератор импульсов, три блока перезаписи, регистр ° дешифратор, управляемый ре- 4О литель частоты,реверсивный счетчик, блок формирования начального кода, вычитающий блок вычитающий счетчик, дешифратор нуля, триггер и элемент И, 2И-ИЛИ-НЕ и через второй элемент НЕ— с четвертым входом элемента 2И-ИЛИ-НЕ выход которого соединен через третий элемент НЕ с первым выходом блока, второй выход которого соединен с выходом элемента 2И-ИЛИНЕ. причем управляющий вход и информационные входы первого блока перезаписи соединены соответственно с управляющим входом и информационными входами преобразователя, выходы первого блока перезаписи через регистр и дешифратор соединены с входами управляемого делителя частоты, первый выход которого соединен с управляющими входами второго и третьего блоков перезаписи, выходы которых соединены соответственно. с входами реверсивного и вычитающего счетчиков, управляющий вход вычитающего счетчика соединен с вторым выходом управляемого делителя частоты, управляющий вход которого соединен с первым входом установки йреобразователя, а тактовый вход с выходом элемента И и счетным входом реверсивного счетчика, входы элемента И соединены соответственно с выходами генератора импульсов и триггера, первый и второй входы которого соединены соответственно с входом запуска преобразователя и выходом дешифратора нуля, входы которого соединены с выходами вычитающего счетчика, входы второго блока перезаписи соединены с первой группой выходов блока формирования начального кода, вторая группа выходов которого подключена к первой группе входов вычитающего блока, выходы которого соединены с входами третьего блока перезаписи, входы блока формирования начального кода и вторая группа входов вычитающего блока соединены с выходами дешифратора и регистра соответственно, вход установки регистра соединен с вторым установочным входом преобраА зователя и входом установки в "О" реверсивного счетчика, выходы которого являются выходами преобразователя, дополнительно введен блок ана лиза знака разности аргументов, первый и второй входы которого соединены соответственно с выходом зна= кового разряда вычитающего блока и третьим выходом управляемого дели— теля частоты, первый и второй вьиоды блока анализа знака разности аргументов подключены соответственно к входам сложения и вычитания реверсивного счетчика.

Блок анализа знака разности аргументов содержит три элемента НЕ и элемент 2И-ИЛИ-НЕ, причем первый вход блока анализа знака разности аргументов соединен с первым входом элемента 2И-ИЛИ-НЕ, и через первый элемент НŠ— с вторым входом элемента 2И-ИЛИ-НЕ, второй вход блока анализа знака соединен с третьим входом элемента 2И-ИЛИ-НЕ и через второй элемент НŠ— с четвертым входом элемента 2И-ИЛИ-НЕ, выход которого соединен через третий элемент НЕ с первым выходом блока, второй выход которого соединен с выходом элемента 2И-ИЛИ-НЕ.

На чертеже представлена блок-схе» ма преобразователя.

Преобразователь содержит блок 1 перезаписи, регистр 2, дешифратор 3, управляемый делитель 4 частоты, вычитающий блок 5, блок 6 формирования начального кода, вычитающий счетчик 7, блок 8 перезаписи, реверсивный счетчик 9, блок 10 перезаписи, дешифратор 11 нуля, триггер 12, элемент 13 И, генератор 14 импульсов и блок 15 анализа знака разности аргументов.

Блоки 1, 10, 8 перезаписи представляют собой группы двухвходовых элементов И, первые входы которых служат входами блоков перезаписи, а вторые соединены между. собой и служат управляющим входом. Выходами блоков перезаписи являются выходы этих элементов.

Дешифратор 3 представляет собой комбинационную логическую схему, которая определяет заданный коэффициент деления делителя 4 частоты в зависимости от кода аргумента N соответствующего определенному участку воспроизводимой кусочно линейной функции. Эта схема вьщает сигнал, например, в виде логической единицы, на некотором выходе

099317

4 при коде равном или большем определенного кода аргумента, а при коде меньшем чем это значение кода аргумента — сигнал логического нуля.

Структура схемы определяется структурой разбиения функции на участки линейной зависимости.

Делитель 4 частоты представляет собой двоичный счетчик с запоминающими и логическими элементами для установки заданного коэффициента деления .с поступлением импульса установки и определения знака наклона участка линейности.

Вычитающий блок 5 представляет собой двоичный сумматор с логическими элементами для формирования абсолютного значения разности аргументов.

Блок 6 формирования начального кода может быть комбинационной логической схемой или постоянным запоминающим устройством.

Входным узлом преобразователя является регистр 2, в который через блок 1 перезаписи записывается код аргумента N .

Цикл преобразования начинается с приходом импульса установки исходного состояния, который устанавливает регистр 2 и счетчик 9 в исходное нуле— вое состояние. С интервалом времени, который определяется переходными процессами в регистре 2, на блок 1 перезаписи поступает управляющий импульс, который записывает в регистр

2 код аргумента И, С регистра 2 код аргумента поступает на вычитающий блок 5 и дешифратор 3. С выхода дешифратора 3 сигналы поступают на делитель 4 частоты и блок 6 формирования начального кода, который, в свою очередь, вьщает значения начальных кодов аргумента и функции, соответствующих определенному участку линейности воспроизводимой кусочно-линейной функции. С выхода блока 6 формирования начального кода начальный код поступает на блок 10 перезаписи и вычитающий блок 5, который вычитает из заданного значения аргумента в регистре 2 начальное значение аргумента соответствующего участка. Абсолютное значение результата вычитания R с вычитающего блока 5 поступает на блок 8 перезаписи.

По управляющему сигналу для управляемого делителя 4 устанавлйвает1099317

1О

20 т. (И,1+1-й.,Д

max

Т; K1То

45 ся соответствующий коэффициент деле ния. Проходя через управляемый делитель 4 частоты на его второй выход, этот сигнал осуществляет занесение начального значения функции через блок 10 перезаписи в реверсивный счетчик 9 и занесение кода R через блок 8 перезаписи в вычитающий счетчик 7.

Блок 15 анализа знака разности аргументов по полученному знаку величины R из. вычитающего блока 5 и по сигналу с делителя 4 частоты, соответствующему знаку угла наклона участка, уСтанавливает для реверсивного счетчика 9 или режим "Сложения" или режим "Вычитания". Причем если знак разности R ""Плюс" и знак угла наклона участка "Плюс", то для счетчика устанавливается режим ,"Сложения".

Если же знак R "Плюс", а знак угла наклона "Минус", то для реверсивного счетчика 9 устанавливается 2 режим "Вычитания". Для случая, ког) а ,знак R "Минус", а знак угла наклона принимает значения "Плюс" и "Минус" блок 15 анализа знака разности аргументов устанавливает соответственно режимы Вычитания" и "Сложения .

При поступлении импульса запуска на триггер 12, он устанавливается в единичное состояние. Через эле- З мент И 13 на .входы управляемого делителя 4 частоты и реверсивного счетчика 9 начинают поступать импульсы с периодом Т генератора 14 импульсов, 40

На выходе управляемого делителя 4 частоты возникает последовательность импульсов с периодом. где K; — коэффициент для деления частоты для соответствующего i -го участка. Эти импульсы поступают на вход вычитающего счетчика 7. Когда вычитающий счетчик 7, под действием импульсов делителя частоты, обнуляется, на выходе дешифратора 11 нуля возникает сигнал, устанавливающий триггер 12 в исходное состояние. При этом прекращается поступление через элемент И 13 импульсов с генератора

14 импульсов на вход управляемого делителя 4 частоты и реверсивного счетчика 9. В реверсивном счетчике

9 регистрируется код, который явля-. ,ется функцией аргумента N, т.е.

N F(NX)

Устройство-прототип при выборе начальных значений аргумента и функции, как координат точки, лежащей на середине участка линейности, правильно работать не может, поскольку в этом случае для определения значений функций в различных точках заданного участка необходимы режимы и "Сложения" и "Вычитания" импульсов в реверсивном счетчике, а устройство обеспечивает для всех точек участка лишь один, определенный по знаку угла наклона участка, режим работы. Это приводит к тому, что в точках, лежащих справа от точки определяющей начальные значения, функция вычисляется верно, а в точках которые лежат слева — неверно.

Необходим анализ взаимного расположения точки, в которой вычисляется значение функции и точки в которой задаются начальные значения. Результатом этого анализа должен являться правильно установленный режим работы реверсивнoro счетчика. Очевидно, что расположение точек можно анализировать по знаку разности R их аргументов °

Если R > 0, точка, в которой определяется значение функции, лежит справа, если R < Π— то слева.

Максимальное время t необхоt

Для прототипа С „=Т (И, i+1-Я,g).

Таким о бра з ом, быстр од ейс т вне предлагаемого устройства в 2 раза выше, чем устройства-прототипа. Это делает возможным снизить требования к быстродействию элементной базы и, как следствие, снизить требования к линиям связи и монтажу, что ведет к удешевлению и упрощению устройства при его практической реализации.

1099317

Составитель А.Зорин

Редактор И.Касарда Техред. А.Ач Корректор А.Тяско

Заказ 4373/40 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул . Проектная, 4