Цифровой измеритель добротности резонансных систем

 

1. ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ДОБРОТНОСТИ РЕЗОНАНСНЫХ СИСТЕМ, содержащий смеситель, гетеродин, вычислитель , частот7омер, два зажима для подключения резонансной системы и блок управления, причем первый из зажимов Для подключения резонансной системы соединен с одним из входов смесителя, выход вычислителя соединен с входом блока управления, выход гетеродина соединен с первым входом частотомера, отличающийся тем, что, с целью расширения пределов измерения добротности, в него дополнительно введены генератор шума, ограничитель, микропроцессор, индикатор и фильтр, причем выход генератора шума соединен с входом ограничителя , выход которого соединен с вторым зажимом для подключения резонансной системы, первый зажим для подключения резонансной системы соединен с первым входом вычислителя, ВЕ1ХОД смесителя соединен с входом фильтра, выход которого соединен с вторым входом вычислителя, выход гетеродина соединен с вторым входом смесителя, выход частотомера соединен с первым входом микропроцессора, выход которого соединен с первым входом гетеродина, второй выход блока управления соединен с первым входом индикатора, первый выход блока управления соединен с вторым входом гетеродина, третий выход блока управления соединен с вторым входом микропроцессора , четвертый выход блока управления соединен с третьим входом вычислителя, пятый выход блока управления соединен с вторым входом частотомера, шестой выход блока управления соединен с вторым входом индикатора, 2.Измеритель по п. 1, отличающийся тем, что вычислитель содержит первый пиковый детектор , амплитудный детектор, второй пиковый детектор, делитель, напряжения , коммутатор и компаратор, при- Щ чем первый вход вычислителя являетмл ся входом первого пикового детек- Уд тора, выход которого соединен с первым входом коммутатора, второй вход вычислителя является входом амплитудного детектора, выход которого сое- 5 динен с первым входом компаратора и с входом второго пикового етек-, тора, выход которого соединен с входом делителя напряжения, выход которого соединен с вторым входом коммутатора , выход которого соединен с вторым входом компаратора,, выход Ч ел которого является выходом вычислителя , третий вход вычислителя является третьим входом коммутатора. 3.Измеритель по п. 1, отличающийся тем, что блок управления содержит блок формирования сигнала управления, триггер и интегратор с хранением и сбросом, причем вход блока управления является первым входом интегратора с хранением и сбросом и входом блока формироваг ния сигналов управления, первый выход блока управления является выходом интегратора с хранением и сбросом , второй выход блока управления является первым В14ходом блока фор

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (}9) (1Н

3(5D G 01 R 27/ 26 и д»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

3. Измеритель по и, 1, о т л и ч а ю шийся тем, что блок управления содержит блок формирования сигнала управления, триггер и интегратор с хранением и сбросом, причем вход блока управления является первым входом интегратора с хранением и сбросом и входом блока формирова-, ния сигналов управления, первый выход блока управления является выходом интегратора с хранением и сбросом, второй выход блока управления является первым вЫходом блока форГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3558384/18-21 (22) 28.02.83 (46) 07.07.84. Бюл. Р 25 (72) Л.Я.Ильницкий, С,В,Даниленко, A.È.Ïoíîìàðåâ и М.Х.Заки (71) Киевский ордена Трудового Крас-. ного Знамени институт инженеров .гражданской авиации (53) 621.317.352(088.8) (56) 1. Авторское свидетельство СССР

9 824077, кл, G 01 R 27/26, 1981.

2. Авторское свидетельство СССР

Р 940078, кл. G 01 R 27/26, 1982. (54) (57) 1. ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ДОБРОТНОСТИ РЕЗОНАНСНЬИ СИСТЕМ, содержащий смеситель, гетеродин, вычислитель, частотомер, два зажима для подключения резонансной системы и блок управления, причем первый из зажимов для подключения резонансной системы соединен с одним из входов смесителя, выход вычислителя соединен с входом блока управления, выход гетеродина соединен с первым входом частотомера, отличающийся тем, что, с целью расширения пределов измерения добротности, в него дополнительно введены генератор шума, ограничитель, микропроцессор, индикатор и фильтр, причем выход генератора шума соединен с входом ограничителя, выход которбго соединен с вторым зажимом для подключения резонансной системы, первый зажим для подключения резонансной системы сое" динен с первым входом вычислителя, выход смесителя соединен с входом фильтра, выход которого соединен с вторым входом вычислителя, выход гетеродина соединен с вторым входом смесителя, выход частотомера соединен с первым входом микропроцессора, выход которого соединен с первым входом гетеродина, второй выход блока управления соединен с первым входом индикатора, первый выход блока управления соединен с вторым входом гетеродина, третий выход блока управления соединен с вторым входом микропроцессора, четвертый выход блока управления соединен с третьим входом вычислителя, пятый выход блока управления соединен с вторым входом частотомера, шестой выход блока управления соединен с вторым входом индикатора, 2. Измеритель по и. 1, о т л ич а ю шийся тем, что вычислитель содержит первый пиковый детектор, амплитудный детектор, второй пиковый детектор, делитель: напряжения, коммутатор и компаратор, при- ф чем первый вход вычислителя является входом первого пикового детектора, выход которого соединен с первым входом коммутатора, второй вход вычислителя является входом амплитуд ного детектора, выход которого сое- Я динен с первым входом компаратора и с входом второго пикового детектора, выход которого соединен с входом делителя напряжения, выход которого соединен с вторым входом коммутатора, выход которого соединен с вторым входом компаратора, выход которого является выходом вычислителя, третий вход вычислителя является третьим входом коммутатора.

110 1757 пятый выход блока формирования сиг мирования сигналов управления, третий выход блока управления является вторым выходом блока формирования сигналов управления, четвертый выход блока управления является третьим выходом блока формирования сигналов управления, четвертый выхоц которого соединен с входом триггера, выход .которого соединен с вторым входом

I интегратора с хранением и сбросом, налов управления соединен с третьим входом интегратора с хранением и сбросом, пятый выход блока управления является шестым выходом блока формирования сигналов управления, шестой выход блока управления является седьмым выходом блока формирования сигналов управления.

Изобретение относится к измере- числительный блок, гетеродин, смесиниям электрических и магнитных вели- тель, блок управления, частотомер, .чин, в частности к измерению доброт- генератор гармоник и блок формирова.ности резонансных электрических це- ния управляющего напряжения, причем пей. выход генератора переменной частоты, Известен цифровой измеритель доб- 5 соединен с одним из зажимов для подротности, содержащий .генератор высо- ключения резонансной системы и с кой частоты, измерительный блок с одним из входов .смесителя, другой широкополосным усилителем на выходе, вход которого соединен с выходом ге. фазочувствительный блок, первый вход нератора гармоник, выход смесителя которого соединен с выходом широко- соединен с первым входом блока yrrpas" полосного усилителя, широкополосный 1ления и с одним из входов частото10 фазовращатель, цифровой измеритель,: мера, другой вход которого соединен последовательно соединенные генера- с первым выходом вычислительного блотор низкой частоты, фазоинвертор, ка, второй выход которого соединен первый ключ и бапансный модулятор, с другим входом блока управления, второй ключ, делитель частоты и блок 15 выход которого соединен с вторым управления, причем второй вход балана- входом блока формирования управляюного модулятора соединен с выходом щего напряжения, первый вход которогенератора высокой частоты и входом, ro соединен с управляющим выходом делителя частоты, выход которого сое- — генератора переменной частоты, выход динен с одним из входов цифрового 20 блока формирования управляющего наизмерителя, другой вход которого сое- пряжения соединен с входом гетеродидинен с выходом генератора низкой . на, выход которого соединен с входом частоты, а выход балансного модулято- генератора гармоник и с третьим вхора соединен с одним из входов широ- дом частотомера, вход вычислительнокополосного фазовращателя, выход О 25 го блока соединен с другим зажимом а . которого соединен с входом измери- . для подключения резонансной системы. тельного блока и с одним из входов Вычислительный блок содержит пиковторого ключа, другой вход которого .вый детектор, делитель напряжения, соединен с выходом + 45 широкополос- блок сравнения и дифференцирующую ного фазовращателя, выход второго З0 цепь, причем вход вычислительного ключа соединен с вторым входом фазо- блока является первым входом блока чувствительного блска, при этом уп- сравнения и входом пикового детекто-. равляющие входы фазоинвертора и ши- . ра, выход которого соединен с вхорокополосного фазовращателя соедй- дом делителя напряжения, выход котоиены с выходом блока Управления (1); З5 рого соединен с вторым входом блока

Недостатком такого цифрового сравнения, выход которого соединен измерителя добротности является от- с входом дифференцирующей цепи, высутствие автоматической настройки ходы которой являются выходами вы-: на резонансную частоту и на частоту, числительного блока. Блок управлесоответствующую половине полосы про- ния содержит формирователь импульсов, пускания исследуемой резонансной 40. элемент совпадения и генератор линейсистема, что не позволяет проводить но изменяющегося напряжения при" измерения в автоматическом режиме. чем первый вход блока управления являИзвестен также цифровой измеритель ется вход ф р р ом фо ми ователя импульсов, е ж и генератор выход которого соединен с первым добротности, содержащи е

45 н а совпадения второй ерестраиваемой частоты, зажимы я входом элемента с дл р яется вторым входом подключения резонансной система, вы- вх д . вход которого является

1101757 блока управления, выход элемента совпадения соединен с входом генератора линейно изменяющегося напряжения, выход которого является выходом блока управления. Блок формирования управляющего напряжения содержит интегрирующую цепь, функциональный преобразователь и суммирующий блок, причем первый вход блока формирования управляющего напряжения является входом интегрирующей цепи, выход которой 1р соединен с входом функционального преобразователя, выход которого соединен с первым входом суммирующего блока, выход которого является выходом блока формирования управляю- 5 щего напряжения, второй вход которого является вторым входом суммирующего блока Pj .

Недостатком известного цифрового измерителя добротности является его невысокая точность при измерении низкодобротных систем .

Цель изобретения — расширение пределов измерения добротности, 25

Поставленная цель достигается тем, что в цифровой измеритель добротности, содержащий смеситель, гетеродин, вычислитель, частотомер, два . зажима для подключения резонансной Зр системы и блок управления, причем . один иэ зажимов для подключения резонансной системы соединен с одним из входов смесигеля, выход вычислителя соединен с входом блока управ- 35 ления, выход гетеродина соединен с первым входом частотомера, дополнительно введены генератор шума, ограничитель, микропроцессор, индикатор и фильтр, причем выход генератора 4р шума соединен с входом ограничителя, выход которого соединен с вторым зажимом для подключения резонансной системы, первый зажим для подключения резонансной системы соединен 45 с первым входом вычислителя, выход смесителя соединен с входом фильтра, выход которого соединен с вторым входом вычислителя, вых.:д гетеродина соединен с вторым входом смесителя, выход частотомера соединен с первым входом микропроцессора, выход которого соединен с первым входом гетеродина, второй выход блока управления соедйнен с первым входом ин.цикатора, первый выход блока управления соединен с вторым входом гетеродина, третий выход блока управления соединен с вторым входом микропроцессора, четвертый выход блока управления соединен, с третьим входом, 6Р вычислителя, пятый выход блока управления соединен с-вторым входом частотомера, шестой выход блока управления соединен с вторым входом индикатораа. 65

При этом вычислитель содержит первый пиковый детектор, амплитудный детектор, второй пиковый детектор, делитель напряжения, коммутатор и компаратор, причем первый вход вычислителя является входом первого пикового детектора, выход которого соединен с первым входом коммутатора, второй вход вычислителя является входом амплитудного детектора, выход которого соединен с первым входом компаратора и с входом второ"o пикового детектора, выход которого соединен с входом делителя напряжения, выход которого соединен с вторым входом коммутатора, выход которого соединен с вторым входом компаратора, выход, которого является выходом вычислителя, третий вход вычислителя является третьим входом коммутатора:

Блок управления содержит блок формирования сигнала управления, триггер и интегратор с хранением и сбросом, причем вход блока управления является первым входом интегратора с хранением и сбросом и вхо- . дом блока формирования сигналов управления, первый выход блока управления является выходом интегратора с хранением и сбросом, второй выход блока управления является первым выходом блока формирования сигналов управления, третий выход блока управления является вторым выходом блока формировани я сиги алов у правлен и я, четвертый выход блока управления является третьим выходом блока формирования сигналов управления, четвертый выход которого соединен с входом триггера, выход которого соединен с вторым входом интегратора с хранением и сбросом, пятый выход блока формирования сигналов управления соединен с третьим входом интегратора с хранением и сбросом, пятый выход блока управления является шестым выходом блока формирования сигналов управления, шестой выход блока улгавления является седьмым выходом блока формирования сигналов управления.

На фиг. 1 изображена электрическая функциональная схема цифрового измерителя добротности; на фиг. 2электрическая функциональная схема блока формирования сигналов управления; на фиг. 3 — электрическая функциональная схема интегратора с хранением и сбросом.

Цифровой измеритель добротностК состоит из генератора 1 шума, амплитудного ограничителя 2, измеряемой резонансной системы 3, смесителя 4, фильтра 5, вычислителя 6, блока 7 управления,. гетеродина 8, частотомера 9, микропроцессора 10, цифрового индикатора ll. Вычислитель 6 состоит

1101757 из первого пикового детектора 12, второго пикового детектора 13, делителя 14 напряжения, коммутатора 15, амплитудного детектора 16, компаратора 17. Блок 7 управления состоит из блока 18 формирования сигналов управления, трйггера 19, интегратора

20 с хранением и сбросом. При этом выход генератора шума соединен с входом ограничителя, выход которого соединен с входом измеряемой резонансной системы, выход резонансной системы соединен с первым входом вычислителя, выход смесителя соединен с входом фильтра, выход которого соединен с вторым входом вычислителя, 15 выход гетеродина соединен с вторым входом смесителя, выход частотомера . соединен с первым входом вычислителя, выход которого, соединен с первым входом индикатора, первый выход бло- 2ц ка управления соединен с первым входом гетеродина, второй выход блока управления соединен с вторым входом гетеродина, третий выход блока управления соединен с вторьщ. входом вычис-75 лителя, четвертый выход блока управления соединен с третьим входом вычислителя, пятый выход блока управления соединен с вторым входом частотомера, шестой выход блока управления соединен с вторым входом индикатора.

Первый вход вычислителя является входом первого пикового детектора, вых6д которого соединен с первым входом коммутатора, второй вход вы.числителя является входом амплитудного детектора, выход которого соединен с первым входом компаратора и с входом второго пикового детектора, выход которого соединен с входом де- 40 лителя напряжения, выход которого соединен с вторым входом коммутатора, выход которого соединен с вторым входом компаратора, выход которого является выходом вычислителя. 45

Вход блока управления является первым входом интегратора и входом блока формирования сигналов управления, первый выход блока управления является выходом интегратора, второй,5О третий, четвертый, пятый, шестой выходы блока управления являются выхода" ми блока формирования сигналов управления. Четвертыми выход соединен с вторым входом интегратора.

Цифровой измеритель добротности работает следующим образом.

Генератор 1 шума генерирует ши- . рокий равномерный спектр, который ограничивается по амплитуде ограничи-60 телем 2 и поступает на исследуемую резонансную систему 3. Резонансная система 3 вырезает из спектра генератора 1 шума участок, ограниченный ее амплитудно-частотной xapaKTepHcòè-65 кой, который подается на первый вход вычислителя 6 и на первый вход смесителя 4, где он смешивается с подаваемой на второй вход смесителя 4 частотой гетеродина 8, т.е. участок спектра генератора 1 шума, ограниченный амплитудно-частотной характеристикой исследуемой резонансной системы 3, переносится в более низкочастотную область. Фильтр 5 Фильтрует этот участок спектра, и на его выходе выделяется одна частота Й,, которая подается на второй вход вычислителя б .

Цифровой измеритель добротности резонансной системы работает в двух режимах: режиме поиска и определения резонансной частоты и в режиме определения ее полосы пропускайия, причем переключение иэ одного режима в другой происходит по сигналам блока 7 управления.

Поиск и определение резонансной частоты происходит следующим образом.

Импульс с третьего выхода блока 18 формирования сигналов управления блока 7 управления поступает на третий вход коммутатора 15 вычислителя б, и коммутатор 15 подключает выход первого пикового детектора 12 к второму входу компаратора 17. На выходе первого пикового детектора выделяется постоянное напряжение pvoae i равное напряжению на исследуемой резонансной системе на частоте резонанса.

Импульсы с первого выхода блока 18 формирования сигналов управления блока 7 управления поступают на второй вход гетеродина 8 н последовательно переключают его поддиапаэоны. Одновременно импульсом с четвертого вы- хода блока 18 формирования сигналов управления триггер 19 переключается в единичное состояние, единичный импульс которого интегрируется интегратором 20 с хранением и сбросом напряжение с которого подается на первый вход гетеродина 8 и изменяет его частоту в пределах каждого поддиапаэона. В конце каждого поддиапазона происходит сброс напряжения на интеграторе 20 с хранением и сбросом импульсом, поступающим на его третий вход с пятого выхода блока 18 формирования сигналов управления. Процесс перестройки по поддиапазонам гетеродина 8 происходит до тех пор, пока в вычислителе 6 на входах компаратора 17 не сравняются по амплитуде постоянное напряжение UM « первого пикового детектора 12 и напряжение огибающей резонансной кривой исследуемой резонансной системы 3 с амплитудного детектора 16. В момент равенства этих напряжений на выходе компаратора 17 появляется импульс, который поступает на первый вход ин1101757 тегратора 20 с хранением и сбросом и на вход блока 18 формирования сигналов управления блока 7 управления.

При этом происходит запоминание выходного напряжения интегратора 20 с хранением и сбросом и остановка переключения поддиапазонов в гетеродине 8. При запомненном и сохраняемом выходном напряжении интегратора 20 с хранением и сбросом,,подаваемом на первый вход гегеродина 8, он генерирует частоту f, связанную с резонансной частотой f< соотношением

fro = fo -f . Импульс с шестого выхода блока 18 формирования сигналов управления блока 7 управления поступа- 15 ет на второй вход частотомера 9 и разрешает измерение частоты, генерируемой гетеродином 8. После этого импульсом с второго выхода блока 18 фор мирования сигналов управления блока 70

7 управления, поступающего на второй вход микропроцессора 10, разрешается запись измеренной частоты в микропроцессор 10, где производится вычисление действительной резонансной часто- 25 ты fo = fro + fу !

После определения резонансной частоты цифровой измеритель добротности переходит в. режим определения полосы пропускания исследуемой резонансной 30 системы. Импульсом с третьего выхода блока 18 формирования сигналов управления блока 7 управления, поступающим на третий вход коммутатора 15 вычислителя 6, коммутатор 15 к второ-35 му входу компаратора 17 подключает выход делителя 14 напряжения, Так как в этот момент гетеродин 8 генери,рует частоту f o = fo — fq то напряжение на выходе амплитудного детекто-40 ра равно Умакс, где Умакс напряжение в момент резонанса. Это напряжение выделяется вторым пиковым детектором 13, делится делителем 14 напряжения на -12, постоянное напряже- 45 ние на выходе которого становится равным U „«/"(2, т.е. соответствует точке ЗдБ амплитудно-частотной характеристики исследуемой резонансной системы 3. .Импульсом с пятого выхода блока 18 формирования сигналов управления, подаваемым на третий вход интегратора 20 с хранением и сбросом, производится сброс, выходного напряжения интегратора 20 с хранением и сбросом и увеличение его постоянной времени интегрирования для более точной настройки, Так как триггер

19 находится в единичном состоянии, то на выходе интегратора с хранением и сбросом напряжение, подаваемое 60 на первый вход гетеродина S, увеличивается, перестраивая гетеродии 8 по частоте до тех пор, пока в вычислителе 6 на входах компаратора 17 не сравняются напряжения с амплитуд- 65 ного детектора 16 и опорного постоянного напряжения с делителя 14 напряжения, что соответствует настройке гетеродина 8 на частоту, соответствующую точке Умс,,с 2 левого склона амплитудно- частотной характеристики резонансной системы 3. В этот момент на выходе компаратора 17 появляется импульс, подаваемый на первый вход интегратора с хранением и сбросом и на вход блока 18 формирования сигналов управления. Интегратор с хранением и сбросом запоминает значение своего выходного напряжения, при котором гетеродин 8 генерирует частоту Ес,, связанную с половиной полосы пропускания исследуемой резонансной системы соотношением f> = f„- f =f — df — Е = !

1 и . Импульс с шестого выхода блока 18 формирования сигналов управления поступает на второй вход частотомера 9 и разрешает измерение часготы, генерируемой гетерсцином 8.

После этого импульсом с второго выхода блока 18 формирования сигналов управления, поступающим на второй вход микропроцессора 10, разрешается запись. измеренной частоты в микропроцессор 10. Микропроцессор 10 вычисляет добротность исследуемой резонансной системы по формуле

f — f i

24f 2 (f га. г1)

Импульсом с седьмого выхода блока 1Ц формирования сигналов управленияя, подаваемым н а второй вход цифрового индикатора 11, разрешается индикация вычислительных значений резонансной частоты и добротности иссле-. дуемой резонансной системы 3.

Блок 18 формирования сигналов управления (фиг. 2) состоит иэ задающего блокинг-генератора 21, генератора 22 импульсов, блока И 23, первого триггера 24, второго триггера

25, первого одновибратора 26, второго одновибратора 27, третьего одновибратора 28, счетчика 29, дешифратора

30, четвертого одновибратора 31, инвертора 32 и пятого одновибратора 33.

Блок 18 формирования сигналов работает следующим образом.

Задающий блокинг-генератор 21 вырабатывает импульсы, обеспечивающие работу цифрового измерителя добротности в режимах Измерение и Индикация . Импульс блокинггенератора,21 устанавливает первый триггер 24 в единичное состояние, выходной импульс которого разрешает прохождение импульсов от генератора

22 импульсов через блок И 23 на счетчик 29 и дешифратор 30, выходы которого являются первым выходом

1101757: блока 18 формирования сигналов управления и подключены к соответствую-. щим ключам переключения поддиапазо-, нов в гетеродине 8 (фиг, 1), Импульсом блокинг-генератора 21 по четвер" тому выходу блока 18 формирования .

5 сигналов. управления одновременно ус. танавливается, в единичное состояние триггер 19 -и триггер 25, который по третьему выходу блока 18 формирования сигналов управления подключает в вы- 10 числителе 6 выход первого пикового детектора 12 к второму входу компаратора 17 при помощи коммутатора 15.

Происходит поиск резонансной частоты, при этом в конце каждого поддиапазо- 15 на производится сброс интегратора 20 с хранением и сбросом отрицательным импульсом третьего одновибратора

28, запускаемого. задним фронтом импульсов от генератора 22 импульсов, проходящих через блок И 23. Когда резонансная частота найдена, что определяется работой вычислителя б, на выходе компаратора появляется единичный импульс, включающий интегра- 25 тор 20 с хранением и сбросом в режим хранения, при котором гетеродин 8 генерирует частоту, прямо пропорциональную резонансной. Одновременно единичный импульс компаратора 17 перебрасывает первый триггер 24 в нулевое состояние и останавливает прохождение импульсов генератора 22 импульсов через блок И 23, запускает первый одновибратор 26, импульс которого по шестому выходу блока 18 формирования сигналов управления разрешает частотомеру 9 измерение частоты гетеродина 8. Задним фронтом импульса первого одновибратора 26 запускается второй одновибратор 27, импульс 0

40 которого по второму выходу блока 18 формирования сигналов управления разрешает запись измеренной частотоме» ром 9 частоты в память микропроцессора 10. Задним Фронтом импульса вто-45 рого одновибратора 27 второй триггер

25 устанавливается в нулевое состояние, подключая с помощью коммутатора 15 в вычислителе б выход делителя 14 напряжения к втоРому входу компаратора 17, и на его вы соде устан авливаетс я нулевое состояние . Одно- временно задним фронтом импульса второго одновибратора 27 запускается третий одновибратор 28,отрицательный импульс с которого по пятому выходу блока 18 формирования сигналов управления сбрасывает интегратор 20 с хранением и сбросом в начальное состояние. Происходит определение полосы пропускания исследуемой резонансной системы 3. Когда полоса пропускания найдена, что определяется работой вычислителя б, на выходе компаратора 17 появляется единичный импульс, включающий интеrpaгор 20 с хранением и сбросом в рэжим хранения своего выходного напряжения, при котором гетеродин 8 генерирует частоту, отстоящую от резонансной на половину полосы пропускания. Одновременно единичный импульс компаратора

17 запускает первый одновибратор 26, импульс которого по шестому выходу блока 18 формирования сигналов управления разрешает частотомеру 9 измерение частоты гетеродина 8. Задним фРонтом импульса первого одновибратора 26 запускается второй одновибратор 27, импульс которого по второму выходу блока 18 формирования сигналов управления разрешает запись измеренной частотомером 9 частоты в память микропроцессора 10. При измерении частоты, отстоящей от резонансной на половину полосы пропускания резонансной системы для блокировки переключения поддиапазонов в гетеродине 8 передним фронтом импульса пер-. вого одновибратора 26 запускается четвертый одновибратор 31, отрицательный импульс которого запирает блок И 23, так как с приходом единичного. импульса от компаратдра 17 первый триггер 24 переключается в еди- ничное состояние, и задним фронтом импульса первого одновибратора восстанавливается нулевое состояние триггера 24, Микропроцессор 10 вычисляет значения резонансной частоты и добротности исследуемой резонансной .системы 3. По окончании импульса блокинг-генератора 21 режим Изме.— рение заканчивается. Задним фронтом инвертированного инвертором 32 импульса блокинг-генератора 21 по седьмому выходу блока 18 формирования сигналов управления цифровому индикатору 11 разрешается индикация вычисленных микропроцессором 10 значений резонансной частоты и добротности исследуемой резонансной системы 3. Одновременно единичным состоянием инвертированного инвертором 32 импульса блокинг-генератора 21 запускается пятый одновибратор 33, импульс которого по четвертому выходу блока 18 Формирования сигналов управления переключает триггер 19 в нулевое состояние. Чередование режимов Измерение и Индикация повторяется периодически.

Интегратор 20 с хранением и сбросом (фиг. 3) состоит .из четырех быстродействующих операционных усили" телей 34-37, трех аналоговых ключей

38-40-; истокового повторителя 41, триггера 42, блока И-HE 43, двух последовательно соединенных резисторов

44 (R ) и 45 (R „ ), резистора 46 (R„ „ ), конденсаторов 47 (Сц), 48

U (Скр ) и 49 (Скорр ), 1101757

Интегратор 20 с хранением и сбросом работает следующим образом., При э амк нутом ключе . 3 8, что со ответствует нулевому состоянию на его управляющем входе, подаваемом по первому входу интегратора 20 с хранением и сбросом от компаратора

17 вычислителя 6 (фиг. 1} и разомкнутом ключе 40, что соответствует единичному состоянию на его управляющем входе, подаваемом по третьему входу интегратора 20 с хранением и сбросом от третьего одновибратора

28 блока 18 (фиг. 2), происходит интегрирование постояннОго входного

I напряжения, поступающего от тригге- 15 ра 19 на второй вход интегратора

20 с хранением и сбросом по следующему з ак сну.

tg

" ЕЫх Пах

t1 с постоянной времени Т = R Ñ„, так как ключ 39 замкнут, что соответствует нулевому состоянию на выходе триггера 42. На конденсаторе 48 напряже" ние следит за напряжением на конденсаторе 47 и в каждый момент времени точно ему равно. При поступлении единичного состояния от компаратора

l7 но первому входу интегратора 20 с хранением и сбросом ключ 38 размыкается, и напряжение на выходе интегратора 20 с хранением и сбросом остается постоянным и равным напряжению на конденсаторе,48, так как нагрузкой конденсатора 48 является ис- З токовый повторитель 41 Блок хранит значение напряжения на конденсаторе

48. При замыкании обоих ключей 38 и

40, что определяется одновременной подачей нулевых состояний от компара-40 тора 17 вычислительного блока 6 и третьего одновибратора 28 блока 18 происходит быстрый разряд конденсаторов 47 и 48 на малые выходные сопротивления операционных усилителей 45 либо до нуля, либо до начального уровня, задаваемого на вход операционного усилителя 37 через резистор 46, Интегратор готов к следующему интегрированию входного напряжения. Резистор 46 и конденсатор 49 препятствуют самовозбуждению интегратора 20 с хранением и сбросом во время. сброса выходного напряжения. для повышения точности определения частоты, отстоящей от резонансной на половину полосы пропускания, интегратор 20 с хранением и сбросом можно дополнить переключателем постоянной интегрирования. В исходном состоянии триггер .42 находится в ну,левом состоянии и ключ 39 замкнут.

При поиске резонансной частоты импульсы сброса, поступающие на первый вход блока И-НЕ 43, не переключают триггер 42, так как блок

И-НЕ 43 заперт по второму входу единичным импульсом от второго триггера

25 блока 18.После измерения и записи в микропроцессор 10 резонансной частоты, второй триггер 25 блока 18 переключается в нулевое состояние, отрицательным импульсом от третьего одновибратора 28 блока 18 во время сброса интегратора 20 с хранением и сбросом для подготовки к поиску полосы пропускания через блок ИНЕ 43 по входу с триггера 42 переключается в единичное состояние, ключ 39 размыкается, и последовательно с резистором 44 подключается резистор 45, что увеличивает постоянную времени интегратора 20 с хранением и сбросом.

По окончании режима Измерение импульсом от инвертора 32 блока 18, поступающим на R-вход триггера 42, происходит его переключение в нулевое состояние, ключ 39 заьыкается и интегратор с хранением и сбросом готов к следующему циклу измерения.

Использование предлагаемого цифрового измерителя добротности резонансной системы обеспечивает по сравнению с базовым образцом Е 9-5 повышение точности измерения, резонансной частоты и добротности с 10 до

0,2% за счет автоматизации процесса измерения и уменьшения метоцической и инструментальной погрешности измерения, .кроме того, существенно улучшает условия труда за счет уменьшения трудоемкости, повышает качество и надежность выпускаемой продукции эа счет повышения точности и автоматизации процесса измерения.

Экономический эффект от внедрения предлагаемого цифрового измерителя добротности образуется за счет сокращения трудоемкости, т.е. за счет уменьшения времени измерения добротиостй.

1101757

Фиг.7

1101757

Составитель В.Стукан

Редактор .Цици

P." цика Техред Т. Маточка КорректоР С, Шекмар

Заказ 4758/29 Тираж 711 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул, Проектная, 4