Резервированное устройство

 

РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее блок сравнения, управляемый мажоритарный блок и в каждом из трех каналов резервируемый блок, к ВЬКОДУ которого подключен вход блока контроля, и блок подсчета сбоев, выход управляемого мажбритарного блока соединен с выходом устройства, информационные входы - с выходами резервируемых блоков, адресные входы которых соединены с адресным входом устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит регистр эталонов, а в каждом из трех канйлов блок памяти конфигураций, блок памяти сбоев, формирователь адресов, дешифратор , первые и вторые элементы И и ИЛИ, выход блока контроля соединен. с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом переполнения блока подсчета сбоев, а выход первого элемента ИЛИ соединен с информационньм входе блока памяти конфигураций, выход которого соединен с первьм входом первого элемента И, с управляющим входом управляемого ма жоритарного блока и с соответствующим первым входом блока сравнения, вторые входы которого соединены с выходами регистра эталонов, а выход - с входом запрета записи блока памяти конфигураций и с вторым входом первого элемента И, выход которого соединен со счетным § входом блока подсчета сбоев, информационный вход которого соединен с выО ) ходом блока памяти сЬоев, информационный вход которого соединен с информационным выходом блока подсчета сбоев, выход дешифратора связан с адресными Q входами блока памяти конфигураций и блока памяти сбоев, а вход - с выходом второго элемента ИЛИ, первьй вход которого соединен с адреснм входом устройства, второй вход - с выходом llNp второго элемента И, первый вход которо-|С2) го соединен с синхровходом устройст- (JJJ) ва, а второй вход - с выходом формиро-QQ вателя адресов, вход которого соедине с выходом блок;, памяти конфигураций.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК, SU„, 1102068 А зац Н 05 К 10/00 С 06 F 11/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СИИДЕ;ГЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И О ГНРЫТИЙ (21) 3471474/18-24 (22) 14.07.82 (46) 07.07.84. Вюл.%25 (72) О.И. Плясов, В.Н. Середа и П.В.Чубчик (53) 681.326.7(088.8) (56) 1. Авторское свидетельство СССР

У308430, кл. G 06 .Р 15/16, 1970.

2. Авторское свидетельство СССР

@642888, кл. Н 05 К 10/00, 1976.

3. Авторское свидетельство СССР

8478460, кл. Н 05 К 10/00, 1973. (54)(57) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее блок сравнения, управляемый мажоритарный блок и в каждом из трех каналов. резервируемый блок, к выходу которого подключен вход блока контроля, и блок подсчета сбоев, выход управляемого маждритарного блока соединен с выходом устройства, информационные входы — с выходами резервируемых блоков, адресные входы которых соединены с адрееным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения надежности устройства, оно содержит регистр эталонов, а в каждом из трех каналов блок памяти конфигураций, блок памяти сбоев, формирователь адресов, дешифратор, первые и вторые элементы И и ИЛИ, выход блока контроля соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом переполнения блока подсчета сбоев, а выход первого элемента ИЛИ соединен с информационным входом блока памяти конфигураций, выход которого соединен с первым входом первого элемента И, с управляющим входом управляемого мажоритарного блока и с соответствующим первым входом блока сравнения, вторые входы которого соединены с выходами регистра эталонов, а выход - с входом запрета записи блока памяти конфигураций и с вторым входом первого элемента

И, выход которого соединен со счетным

Ф входом блока .подсчета сбоев, инфор- Е мационный вход которого соединен с вы. ходом блока памяти сбоев, информацион- Ц Я ньй вход которого соединен с информа- С ционным выходом блока подсчета сбоев, выход дешифратора связан с адресными Б входами блока памяти конфигураций и блоха памяти сбоев, а вход — с выходо второго элемента ИЛИ, первый вход которого соединен с адресно входом а а устройства, второй вход — с выходом Я второго элемента И,первый вход котор {, ф го соединен с синхровходом устройства, а второй вход — с выходом формиро QQ вателя адресов, вход которого соедине с выходом блока памяти конфигураций.

1 11020

Изобретение относитсяк вычислительной технике и может использоваться в цифровых вычислительных системах различного назначения.

Известен вычислительный комплекс,. содержащий однотипные вычислительные машины, разбитые на функциональные секции, блок сопряжения, взаимосвязанный с указанными секциями (1 ), Недостатком комплекса является то, 10 что он не содержит средств, определяющих различную реакцию комплекса на сбои и отказы; что может привести к быстрому исчерпанию резерва устройства. 15

Известно также трехканальное мажоритарно-резервированное устройство, содержащее взаимосвязанные между собой функциональные блоки, мажоритарные элементы, блоки задания режимов щ обмена„ состоящие Hs элементов ИЛИ, НЕ, И, дешифратора, регистра задания режимов обмена и. регистра задания номера секции $2 3, Недостатком этого устройства так- 25 же является то, что оно не содержит средств, определяющих различную реакцию устройства на сбои и отказы.

Наиболее близким техническим решением к предлагаемому является резер 0 вированная система, содержащая однородные электронные вычислительные машины (ЭВМ) (функциональные блоки), мажоритарный элемент, вентиль блокировки мажоритарного элемента, к управ. ляющему входу которого подсоединен блок подсчета числа отказавших ЭВМ (блок подсчета сбоев), а к выходу— схемы сравнения, вентили блокировки выходов ЭВМ, управляющие входы кото- 4О рых подсоединены к выходам схем сравнения, блоки подсчета числа сбоев, входы. которых подсоединены к схемам сравнения, а выходы — к управляющим входам вентилей блокировки выходов

ЭВМ, и блоки обмена, входы которых подсоединены к выходу вентиля блокировки мажоритарного элемента, выходы которого подсоединены к входам запоминающих устройств ЭВМ,а управляющие . входы блоков обмена подсоединены к выходам схем сравнения (3 3.

Недостатком этой системы является ее пониженная надежность вследствие того, что подсчет сбоев осуществляет-55 ся для ЭВМ в целом, а не для .состав.ных ее функциональных секций (например, для модулей запоминающих уст68 2 ройств). При этом суммируются сбои— разноименных секций ЭВМ и отказ фиксируется по переполнению счетчика сбоев, которое может произойти при единичных сбоях нескольких секций, не приводящих к отказу ЭВМ. Таким обраМом, в описанной системе производится преждевременная фиксация отказа

ЭВМ и, как следствие, быстрое исчерпание резерва системы.

Цель изобретения — повышение надежности за счет посекционного под- счета числа сбоев.

Поставленная цель достигается тем, что, резервированное устройство, содержащее блок сравнения, управляемый мажоритарный блок и в каждом из трех каналов резервируемый блок, к выходу которого подключен вход блока контроля, и блок подсчета сбоев, выход уп-, равляемого мажоритарного блока соединен с выходом устройства, информацион ные входы — с выходами резервируемых блоков, адресные входы которых соединены с адресным входом устройства, содержит регистр эталонов, а в каждом из трех каналов блок памяти конфигураций, блок памяти сбоев, формирователь адресов, дешифратор, первые и вторые элементы И и ИЛИ, выход блока контроля соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом переполнения блока подсчета сбоев; а выход первого элемента ИЛИ соединен с информационным входом блока памяти конфигураций, выход которого соединен с первым входом первого элемента И, с ynpasляющнм входом управляемого мажорнтарного блока и с соответствующим первым входом блока сравнения, вторые входы. которого соединены с выходами регистра эталонов, а выход вЂ, с входом запрета записи блока памяти конфигураций и с вторым входом первого элемента И, выход которого соединен со счетньм входом блока подсчета сбоев, информационный вход которого соединен с выходом блока памяти сбоев, информационный вход которого соединен, с информационным выходом блока подсчета сбоев, выход дешифратора связан с адресными входами блока памяти конфигураций и блока памяти сбоев, а вход — с выходом второго элемента

ИЛИ, первый вход которого соединен с адресным входом устройства, второй вход - с выходом второго элемента И, 3 11020 первый вход которого соединен с синхровходом устройства, а второй вход — . с выходом формирователя адресов, вход которого соединен с выходом блока памяти. конфигураций. 5

На фиг. 1 изображена блок-схема резервированного устройства, на фиг.2схема управляемого мажоритарного блока.

Резервированное устройство содер- 10 жит три канала 1-3, управляемый мажоритарный блок 4, блок 5 сравнения и регистр 6 эталонов. Каждый канал

1(2,3) содержит резервируемый блок 7, блок 8 памяти конфигураций, блок 9 1s памяти .сбоев, дешифратор 10, блок

11 контроля, блок 12 подсчета сбоев, формирователь 13 адресов (включающий счетчик импульсов), первый 14 и второй 15 элементы И, первый 16 и вто- 2р рой 17 элементы ИЛИ. Устройство также содержит синхровход 18, адресный вход 19 и выход 20.

Мажоритарный блок содержит элемент. ИЛИ 21, элементы И 22-27, эле,менты НЕ 28-30, элемент И-НЕ 31, мажоритарный элемент 32, элемент И 33 и элемент НЕ 34.

Блок 11 контроля может быть выполнен, например, в виде схемы контроля по модулю два. Блоки 8 и.9 могут быть выполнены в виде электронной памяти, каждая ячейка которой. соответствует одной секции блока 7. В качестве блока 12 может быть использован счет"З5 чик. . Устройство работает следующим образом.

Начальное состояние всех ячеек блока 8 - единичное, а состояние бло-40 ка 9, счетчиков 12 и 13 - нулевое.

Пусть время решений задач, выполняемых блоком 7, разбито на последовательность тактов. Контроль работы секций блока 7 осуществляется оператив- 45 но блоком 11 с записью:результатов контроля через элемент ИЛИ 16 в ячейку блока 8, соответствующую той секции блока 7, информация которой появляется в момент контроля на выходе блока 7. Норме контроля соответствует нулевой уровень сигнала на выходе блока

11. При записи в блок 8 на другом входе элемента ИЛИ 16 — "0", а на выходе блока 5 — разрешающий потенциал ("1").

Адрес ячейки блока 8 задается дешифратором 10, дешифрирующим адрес

68 4 секции, поступающий с адресного входа

19 устройства (показан один из разрядов адреса) на входы блока 7 и через элемент ИЛИ 17 на вход дешифратора 10.

Обработка результатов контроля производится по импульсу на входе 18 в свободное время .от решения задач в такте. При этом содержимое формиро-. вателя 13 (на чертеже показан один из его выходных разрядов) поступает через элемент И 15 и элемент ИЛИ 17 на входы дешифратора 10, который на своих выходах формирует адрес секции, заданной формирователем 13, при этом на выходе блока 8 появляется одноразрядный код конфигураций, единичное (нулевое) значение которого указы- вает на неисправность (исправность) соответствующей секции по результатам контроля, осуществляемого блоком 11.

На выходе блока 9 появляется код, соответствующий содержимому ячейки, хранящей количество сбоев секции.

Этот код поступает в блок 12 и суммируется в нем с сигналом неисправности секции, поступающим через элемент

И 14 с выхода блока 8. Суммирование производится при формировании разрешающего сигнала ("1") на выходе блока

5. Этот разрешающий сигнал вырабатывается в том случае, если выходной трехразрядный код конфигураций трех каналов 1-3 не равен ни одному из эталонов, хранящихся в регистре 6.

Эталонными кодами являются коды "01 1"

"101", "110", т.е. разрешающий сигнал (сигнал несравнения) на выходе блока 5 вырабатывается в том. случае, если обнаружена неисправность только одного канала. При неисправности (сбое или отказе) одного из каналов 1-3 реконфигурацию устройства можно не производить, так как защита от такой неисправности достигается автоматически за счет мажаритирования информации на управляемом мажоритарном блоке 4.

Если обнаружена неисправность двух каналов, то разрешающий сигнал на выходе блока 5 не формируется, запись в блок 8 запрещается и элемент И 14 не срабатывает. Он не срабатывает также при отсутствии обнару" жения неисправности блоками 11 каждого из каналов 1.-3 (в э том случае выход блока 8 памяти конфигураций ра. вен "0").

1102068

При несрабатывании элемента И 14 код из блока 9 суммируется с "0" и переписывается из блока 12 в блок

9. На выходе переполнения блока 12 при этом нулевой сигяал„ и в ячейку блока 8 записывается информация отказа секции.

При отсутствии обнаружения нейсправности ("0" на выходе блока 8) содержимое формирователя 13 увеличивается на единицу, и в следующем . также будет производиться подсчет сбоев для следующей секции. При ггереполнении формирователя 13 в нем устанавливается номер первой rio счету1 секции.

При обнаружении неисправности секции изменения номера секции не происходит и в следующем такте производится анализ сбоев этой же секции. Это позволяет быстрее определять секции, в которых произошли постоянные отказы, Блок 4 (фиг.2) работает следующим ,образом.

При подаче на его управляющие вхо- 5 ды комбинаций сигналов "000", "001", "010", "100", на выходе элемента 32 и элемента И 33 - код "0", элементы

И 22-24 не срабатывают, а через элемент НЕ 34 разрешено срабатывание

30 элементов И 25-27. При этом на выходе элемента ИЛИ 21 формируется мажори. тироваиная информация. При подаче на управляющие входы блока 4 комбинации "111" срабатывает элемент И-HE 35

31, на его выходе и на выходе элемента И 33 формируется код "0" и блок

4 работает аналогично описанному.

При подаче на управляющие входы блока 4 комбинации сигналов "011" 40 ("101", "110") на выходах элемента

И-НЕ 31 мажоритарного элемента 32 и элемента И 33 формируется код "1", что разреШает срабатывание элементов И 23-24 по второму входу и через элемент НЕ 34 запрещает срабатывание элементов И 25-27.

При подаче кода "011" ("101", 110") на вйходе элемента НЕ 28 (29,30) формируется код "1" и разрешается срабатывание элемента И 22 (23,24) срабатывание элементов И 23,24 (22,24, 22,23), при этом запрещено кодов "0" с выходов элементов НЕ 29,30(28,30, 28,29). В результате на выход элемента И 22 (23,24), элемента ИЛИ 21 . и выход блока 4 поступает код с третьего (второго, первого) информационного входа.

Из описания работы всего устройст" ва видно, что устройство обеспечивает анализ не более одного сбоя одной секции в каждом такте. Это позволяет защититься от быстрого исчерпания резерва устройства при увеличенном потоке сбоев. Если все же такое исчерпание резерва будет происходить (оно выражается в установке кода конфигураций "111" до того, как устройство перестанет быть работоспособным), то увеличением времени между последовательными подачами сигнала на вход

18 можно без изменения структуры устройства добиться дополнительной защиты от быстрого исчерпания резерва.

Хаким образом, в предлагаемом устройстве исключается преждевременная фиксация отказа резервируемого блока и осуществляется защита от быстрого исчерпания резерва, что значительно повышает надежность работы всего устройства.

1102068

1102068

ВНИИХИ 3apas 4786/45 Тираж 783 Подписное н!н

Филиал GGO "Патент", г.Ужгород, ул.Проектная, 4