Устройство для сравнения кодов

 

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ, содержащее счетчик, группы элементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ, блок памяти, счетный триггер, двухраэрядный сдвигающий регистр, элемент НЕРАВНОЗНАЧНОСТЬ, дешифратор и регистр результата, причем входы кода задания переменной устройства подключены к первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с первыми информационными входами элементов И-ИЛИ группы, выходы которых соединены с адресными входами блока памяти, выход которого подключен к информационному входу сдвигающего регистра, управляющий вход которого соединен со счетным входом триггера и входом тактовых импульсов устройства, выходы сдвигающего регистра соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, первые управляющие входы элементов И-ИЛИ группы соединены с инверсным выходом счетного триггера, прямой выход которого соединен со счетным входом счетчика и с вторыми yпpaвляюпц ми входами элементов И-ИЛИ группы, выходы разрядов счетчика соединены с вторыми входами элементов НЕРАВНОзначность группы, с вторыми информационными входами элементов И-ИЛИ (Л и с информационными входами дешифратора соответственно, отличающееся тем, что, с целью упрощения устройства, в него введены элемент И, первый и третий входы которого соединены соответственно с выходом элемента НЕРАВНОЗНАЧНОСТЬ, с прямым выходом триггера и входом тактовых импульсов устройства, а его выход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входами регистра результата.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

g g G 06 Г 7/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ И306РЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ »

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

" -"- - -"- Ь: Г. „ (21) 3549907/18-24 (22) 07.02.83 (46) 15.07.84. Бюл. У 26 (72) М,Ф. Холодный, В.Ю. Ларченко, Н.Г. Коробков и К.К. Фурманов (71) Харьковский ордена Ленина авиационный институт им. Н.Е. Жуковского (53) 681.327(088.8) (56) i. Авторское свидетельство СССР

В 780003, кл. G 06 F 7/04, 1978.

2. Авторское свидетельство СССР по заявке Ф 3396079/18-24, кл. С 06 F 7/04, 1982 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ

КОДОВ, содержащее счетчик, группы элементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ, блок памяти, счетный триггер, двухраэрядный сдвигающий регистр, элемент

НЕРАВНОЗНАЧНОСТЬ, дешифратор и регистр результата, причем входы кода задания переменной устройства подключены к первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с первыми информационными входами элементов И-ИЛИ группы, выхо- ды которых соединены с адресными входами блока памяти, выход которого,SU„, 1 220 А подключен к информационному входу сдвигающего регистра, управляющий вход которого соединен со счетным входом триггера и входом тактовых импульсов устройства, выходы сдвигающего регистра соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, первые управляющие входы элементов И-ИЛИ группы соединены с инверсным выходом счетного триггера, прямой выход которого соединен со счетным входом счетчика и с вторыми управляющими входами элементов И-ИЛИ группы, выходы разрядов счетчика соединены с вторыми входами элементов НЕРАВНОзначность группы, с вторыми информационными входами элементов И-ИЛИ и с информационными входами дешифратора соответственно, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, в него введены элемент И, первый и третий входы которого соединены соответственно с выходом элемента НЕРАВНОЗНАЧНОСТЬ, с прямым выходом триггера и входом тактовых импульсов устройства, а его выход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входами регистра результата.

110

3220 ее реализации требуется группа элементов И, состоящая из 2 " элементов.

Цель изобретения — упрощение устройства.

5 Поставленная цель достигается тем, что в устройство для сравнения кодов я

У содержащее счетчик, группу элементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ, блок памяти, сЧетный триггер, двухразрядf0 ный сдвигающий регистр, элемент НЕРАВНОЗНАЧНОСТЬ, дешифратор и регистр результата, причем входы кода задания переменной устройства подключены к первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с первыми информационными входами элементов И-ИЛИ группы, выходы которых соединены с адресными входами блока памяти, выход которого подключен к информационному входу сдвигающего регистра, управляющий вход которого соединен со счетным входом триггера и входом тактовых импульсов устройства, выходы сдвигающего регистра соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, первые управляющие входы элементов И-ИЛИ группы соединены с инверсным выходом счетного триггера, прямой выход которого соединен со счетным входом счетчика и с вторыми управляющими входами элементов И-ИЛИ группы, выходы разрядов счетчика. соединены с вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, с вторыми информационными входами элементов И-ИЛИ и с информационными входами дешифратора соответственно, введен элемент

И, первый, второй и третий входы которого соединены соответственно с выходом элемента НЕРАВНОЗНАЧНОСТЬ, с прямым выходом триггера и входом тактовых импульсов устройства, а его. выход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входами регистра результата. !

Недостатком известного устройства является его сложность.

Наиболее близким к предложенному является устройство для сравнения

15 кодов, содержащее счетчик, группу элементов НЕРАВНОЗНАЧНОСТЬ, элемент.

НЕРАВНОЗНАЧНОСТЬ, регистр, блок памяти, двухразрядный сдвигающий регистр, дешифратор, группы элементов И, И-ИЛИ 20 и счетный триггер, причем выходы разрядов счетчика соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые входы которых соедине25 ны с входами первой группы устройства, первые информационные входы элементов И-ИЛИ группы соединены с соответствующими входами элементов

НЕРАВНОЗНАЧНОСТЬ группы, вторые информационные входы — с выходами разрядов счетчика, выходы элементов

И-ИЛИ группы соединены с адресными входами блока памяти, выходы которого соединены с информационными входами двухразрядного .сдвигающего регистра, выходы которого соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, инверсный выход счетного триггера соединен с первыми управляющими входами элементов И-ИЛИ группы, прямой 40 выход счетного триггера соединен со счетным входом счетчика, вторыми управляющими входами элементов И-ИЛИ группы и первым стробирующим входом дешифратора, вход подачи тактовых 45 импульсов устройства соединен с входом счетного триггера, синхронизирующим входом двухразрядного сдвигающего регистра и вторым стробирующим входом дешифратора, выход элемента НЕРАВНО- 50

ЗНАЧНОСТЬ соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединены с выхо- 55 дами разрядов счетчика (2) .

Недостатком данного устройства является сложность, поскольку для

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при постро ении устройств тестового и аппаратур ного контроля цифровых устройств.

Известно устройство для сравнения кодов, предназначенное для вычислени булевых производных, содержащее счет чик, коммутаторы, элементы неравнозначности, дешифратор, регистр, груп пу элементов И (1), На чертеже приведена структурная схема, устройства.

Устройство содержит группу элементов НЕРАВНОЗНАЧНОСТЬ 1,. группу элементов И-ИЛИ 2, блок памяти 3, счетный триггер 4, счетчик 5, дешифратор 6, двухразрядный сдвигающий регистр 7, элемент НЕРАВНОЗНАЧНОСТЬ Й, регистр 9, элемент И 10, группу входов устройства 11, вход подачи тактовых импульсов 12. В устройстве

1103220

50 применены стандартные функционально .законченные блоки, выпускаемые про-, мьппленностью в виде интегральных схем, например 155 серии.

Устройство работает следующим образом.

В исходном положении устройства триггер 4, счетчик 5 и регистр 5 находятся в нулевом состоянии, а блок памяти 3, имеющий организацию 2х1 бит,10 находится в режиме чтения информации.

Значения исходной логической функции на всех наборах входных переменных (таблица истинности) хранятся в блоке памяти 3, адреса ячеек которого со-15 ответствуют наборам входных переменных, а содержимое ячеек памяти равно значению исходной функции на соответствующем этой ячейке наборе входных переменных.На группу входов устройства 11 подается и-разрядный двоичньпт код, несущий информацию о том, по какой переменной будет вычисляться булевая производная . Наличие в разряде кода "1" свидетельствует о вычислении булевой производной по этой переменной. Адреса для блока памяти 3 формируются счетчиком 5, группой элементов НЕРАВНОЗНАЧНОСТЬ 1, триггером 4 и группой элементов 30

И-ИЛИ 2. Если триггер 4 находится в единичном состоянии, то адрес определяется состоянием счетчика 5, а если триггер 4 находится в нулевом состоянии, то адрес формируется груп- З5 пой элементов НЕРАВНОЗНАЧНОСТЬ, инвертирующей состояние i-го разряда счетчика 5.

С приходом на вход 12 устройства каждого тактового импульса по его 40 заднему фронту состояние триггера 4 меняется на противоположное, а состояние счетчика 5, генерирующего последовательность двоичных наборов, изменяется в два раза реже. Для каждо- 45

ro состояния счетчика 5 определяются два значения исходной функции на соседних no i переменной входных наборах. Вычисление значения функции по среднему фронту каждого тактового импульса записываются в сдвигающий регистр 7. При этом значения булевой производной образунттся на выходе элемента НЕРАВНОЗНАЧНОСТЬ 8, когда триггер 4 находится в единичном состоянии.

При совпадении единичных сигналов на входах элемента И 10, что может выполняться для Калщого второго тактового импульса, если значение булевой производной равно "t" на выходе этого элемента формируется высокий потенциал, который открывает дешифратор 6. При этом на определенном ,состоянием счетчика 5 выходе дешифратора 6 формируется высокий потенциал, который переводит соответствующий разряд регистра 9 в единичное состояние.

С приходом 2 2 тактовых импультт сов булевая производная будет вычислена и зафиксирована в регистре 9.

Вычисление булевых производных по нескольким переменным (функцией чувствительности) производится аналогично.

В базовом варианте (прототип) для фиксации результата в вьгходном регистре используются дешифратор и группа элементов И, содержащая и элементов.

В предложенном устройстве для этих же целей используются дешифратор и один трехвходовый элемент И. Таким образом, по числу используемых элементов предложенное устройство значительно проще базового устройства при любом и.

Сложность базового варианта оценивается по формуле S = (n+2) ° 2т +

Фт т

+ 2 2 + С, где первое слагаемое отражает сложность дешифратора, второе — группы элементов И, а третье остальной части устройства. Сложность предложенного устройства определяется формулой S = (и+1) ° 2" +3 + С, где первое слагаемое определяет сложность дешифратора, второе — элемента И,.а третье — остальной части устройства. Из формул следует, что предложенное устройство проще прототипа по числу входов в элементы (оценка по кванту) при любом ll (см.таблицу).

Таким образом достигнуто упрощение устройства.

1103220 6

Я, и+1 Sg 81/

80 1,6

448

1,42

9 2304

11 11264

1,33

1,27

Составитель Е. Иванова

Редактор О. Колесникова Техред А.Бабинец Корректор И. Муска

Заказ 4984/37 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

2 4

4 16

6 64

8 256

10 1024

8 128

10 640

12 3072

14 14336