Многоканальное микропрограммное устройство ввода-вывода

 

1. МНОГОКАНАЛЬНОЕ ШКРОПРОГРАММНОЕ УСТРОЙСТВО ВВОДА-ВЫВОДА, содержащее блок синхронизации, коммутатор обращений, коммутатор записи, первую и вторую группы блоков приема сообщений, блок счетчиков, дешифратор выбора канала и блок управления, первый выход которого соединен с синхровходом дешифратора выбора канала, второй выход блока управления соединен с первым входом коммутатора обращений , второй вход которого соединен с выходом блока счетчиков, выходы первой группы которого соединены с входами первой группы блока управления , первый вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом коммутатора записи, выходы первой группы которого соединены с первыми входами блоков приема сообщений первой группы, вторые входы которых соединены с первым выходом коммутатора обращений, второй выход которого соединен с первыьи входами блоков приема сообщений второй группы, вторые входы которых соединены с выходами второй группы коммутатора записи, третий и четвертый выходы блока синхронизации соединены соответственно с вторым и третьим входами блока управления, третий выход которого соединен с nepabtM входом блока синхронизации, выходы второй группы блока счетчиков соединены с информационными входами дешифратора выбора канала, второй вход коммутатора записи соединен с вторым входом коммутатора обращений, выходы группы блока управления соединены с входами первой грзт1пы блока счетчиков , второй вход блока синхронизации является первым входом устройства, третий вход коммутатора ббращений является вторым входом устройства, третий вход коммутатора записи является третьим входом устройства, отличающееся тем, что, с целью повьш1ения быстродействия устройства , в него введены коммутатор управляющих сигналов, блок памяти команд, блок буферной памяти, коммутатор магистралей, дешифратор записи, первый коммутатор адреса и коммута .торы данных, входы первой группы кой торьк соединены с выходами коммутатора управляющих сигналов, первый ел вход которого соединен с четвертым выходом блока управления и с первым входом дешифратора записи, второй вход которого соединен с вторым вхЬдом блока управления, входы второй группы которого соединены с входами второй группы блока счетчиков, с входами-выходами первой группы коммутатора магистралей и с выходами блока памяти команд, входы группы которого соединены с выходами третьей группы блока счетчиков, выходы четвертой группы которого соединены с адресными входами блока буферной па

СОО3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1% 01) З15Р G 06 F 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ «1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ соответственно с вторым и третьим входами блока управления, третий выход которого соединен с первым входом блока синхронизации, выходы второй группы блока счетчиков соединены с информационными входами дешифратора выбора канала, второй вход коммутатора записи соединен с вторым входом коммутатора обращений, выходы группы блока управления соединены с входами первой группы блока счетчиков, второй вход блока синхронизации является первым входом устройства, третий вход коммутатора Ьбращений является вторым входом устройства, третий вход коммутатора записи является третьим входом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены коммутатор управляющих сигналов, блок памяти команд, блок буферной памяти, коммутатор магистралей, дешифратор записи,. первый коммутатор адреса и коммутаторы данных, входы первой группы которьм соединены с выходами коммутатора управляющих сигналов, первый вход которого соединен с четвертым выходом блока управления и с первым входом дешифратора записи, второй вход которого соединен с вторым входом блока управления, входы второй группы которого соединены с входами второй группы блока счетчиков, с входами-выходами первой группы коммутатора магистралей и с выходами блока памяти команд, входы группы

Ф 1

° Ю

° а

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3581531/18-24 (22) 20.04.83 (46) 23.07.84. Бюл. М- 27 (72) В.П. Супрун, Г.H. Тимонькин, С.Н. Ткаченко и В.С. Харченко (53) 681. 327. 1 1(088. 8) (56) 1. Авторское свидетельство СССР

Ф 615472, кл. С 06 F 3/04, 1976.

2. Авторское свидетельство СССР

В 941979, кл. G 06 F 3/04, 1980 (прототип) . (54) (57) 1 . ИНОГОКАЯАЛЬНОЕ ИИКРОПРОГРАИИНОЕ УСТРОЙСТВО ВВОДА-ВЫВОДА, содержащее блок синхронизации, коммутатор обращений, коммутатор записи, первую и вторую группы блоков приема сообщений, блок счетчиков, дешифратор выбора канала и блок управления, первый выход которого соединен с синхровходом дешифратора выбора канала, второй выход блока управления соединен с первым входом коммутатора обращений, второй вход которого соединен с выходом блока счетчиков, выходы первой группы которого соединены с входами первой группы блока управления, первый вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом коммутатора записи, выходы первой группы которого соединены с первыми входами блоков приема сообщений первой группы, вторые входы которьм соединены с первым выходом коммутатора обращений, второй выход которого соединен с первыми входами блоков приема сообщений второй группы, вторые входы которых соединены с выходами второй группы коммутатора записи, третий и четвертый выходы блока синхронизации соединены которого соединены с выходами третьей группы блока счетчиков, выходы четвертой группы которого соединены с адресными входами блока буферной па1 104500 мяти, первый и второй входы которого соединены . пятым и шестым выходами блока управления, седьмой и восьмой .выходы которого соединены с первым и вторым входами коммутатора магистралей, выходы которого соединены двунаправленной связью с в ходами группы блока буферной памяти и с входами второй группы коммутаторов данных, входы третьей группы которых соединены двунаправленной связью с. выходами блоков приема сообщений первой группы, выходы блоков приема сообщений второй группы соединены двунаправленной связью с входами четвертой группы коммутаторов данных, первые входы которьм соединены с выходами дешифратора выбора канала, выход блока управления соединен с входом блока памяти команд, выходы второй группы блока счетчиков соеди- . нены с входами группы дешифратора записи, выходы которого соединены с входами группы коммутатора записи, выходы пятой группы блока счетчиков соединены с входами первой группы первого коммутатора адреса, вход которого соединен с выходом блока счетчиков и вторым входом коммутатора управляющих сигналов, выходы первой группы первого коммутатора адреса соединены с входами группы блоков приема сообщений первой групяы, выходы второй группы первого коммутатора адреса соединены с входами группы блоков приема сообщений второй группы, третий вход коммутатора управляющих сигналов является четвереым входом устройства, входы-выходы коммутаторов данных являются входамирьмодами первой группы устройства, входы-выходы второй группы коммутагора магистралей являются входамиаыходами второй группы устройства, ыходы второй группы первого комму1атора адреса являются группой управ, яющих входов устройства.

2. Устройство по п.1, о т л и— а а ю щ е е с я тем, что блок управления содержит мультиплексор, второй коммутатор адреса, регистр адреса, узел памяти микрокоманд, регистр иикрокоманд, первый, второй и третий элементы И, первый, второй, третий и четвертый дешифраторы, входы группы которых соединены с выходами л группы регистра микрокоманд, входы группы которого соединены с выходами первой группы узла памяти микрокоманд, вьмоды второй группы которого соединены с входами первой группы мультиплексора, выходы которого соединены с вьмодами третьей группы узла памяти микрокоманд и с входами первой группы второго коммутатора адреса, выходы которого соединены с входами группы регистра адреса, выходы которого соединены с входами узла памяти микрокоманд, первый выход регистра микрокоманд соединен с входом второго коммутатора адреса, второй выход регистра микрокоманд соединен с первым входом первого элемента И,второй вход которого соединен с первыми входами второго и третьего элементов

И, тактовый вход регистра микрокоманд соединен с входом первого дешифратора, тактовый вход регистра адреса соединен с входами второго1 третьего и четвертого дешифраторов, третий и четвертый выходы регистра микрокоманд соединены соответственно с вторыми входами второго и третьего элементов И, выход узла памяти микрокоманд соединен с входом мультиплексора, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый н двенадцатый выходы регистра микрокоманд являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым вькодами блока управления, выход первого элемента И является девятым выходом блока управления, выходы первого, второго, третьего, четвертого дешифраторов, второго и третьего элементов И являются выходами группы блока управления, тактовый вход регистра адреса является первым входом блока управления, второй вход первого элемента И является вторым входом блока управления, тактовый вход регистра микрокоманд является третьим входом блока управления, входы второй группы мультиплексора являются входами первой группы блока управления, входы второй группы второго коммутатора адреса являются входами второй группы блока управления.

04500 ров записи каналов, группа адресных входов — с первой группой выходов блока сравнения, а второй вход — с .первым выходом коммутатора выходов, группа информационных входов которого подключена к выходам блоков хранения сообщений каналов, вход — к второй группе выходов блока сравнения и других дополнительных входов

10 блока дешифрации, а второй выход яв" ляется выходом устройства, группа входов блока сравнения соединена с группой выходов блока дешифрации числа заявок в каналах, группа входов

15 которого подключена к выхоцам реверсивных счетчиков каналов (2) .

Недостатками известного устройства являются низкое быстродействие и узкая область использования. рр В устройстве используется nl параллельно работающих каналов, каждый из которых содержит блоки приема сообщений. Причем в устройстве схемо технически не предусмотрена возможность одновременной записи и считывания информации из блоков приема сообщений одного и того же канала.

Поэтому суммарное среднее время одного цикла работы i-го канала (б Г, m)T; может быть вычислено по формуле

Наиболее близким к предлагаемому устройству по технической сущности и, достигаемому результату является 2 многоканальное устройство для ввода информации, содержащее генератор импульсов (блок синхронизации), блок дешифрации, блок хранения сообщений, счетчик, коммутатор записи, коммутатор считывания, коммутатор входов, коммутатор выходов, блок дешифрации числа заявок в каналах, элементы И, блок сравнения, причем генератор импульсов соединен с входом блока 35 дешифрации, каждый вход устройства соединен с входом элемента И и кодовым входом коммутатора записи соответствующего канала, выход элемента

ИЛИ подключен к управляющему входу коммутатора,записи канала и суммирующему входу реверсивного счетчика

4 канала, выходы коммутатора записи канала соединены с кодовыми входами блоков хранения сообщений канала, выходы которых соединены с выходом устройства, а управляющие входы — с выходами коммутатора считывания канала, выходы реверсивных счетчиков каналов соединены с группой входов 5О блока дешифрации, каждый выход которого соединен с входом коммутатора считывания и вычитающим входом реверсивного счетчика соответствующего канала, группа информационных входов 55 коммутатора входов соединена с группой входов устройства,. группа выходов - с кодовыми входами коммутат1 11

Изобретение относится к вычислительной технике и может быть исполь зовано в системах обработки данных для организации обмена информацией между подсистемами разных уровней.

Известно многоканальное устройство для сопряжения источников сообщений с цифровой вычислительной маши ной, содержащее блок синхронизации, блоки хранения сообщений, блоки дешифрации, коммутаторы записи и считывания (1) .

Недостатком этого устройства является низкое быстродействие, обусловленное жестким порядком определения последовательности записи сообщений. Кроме этого, устройству присуща узкая область применения в связи с установкой приоритета выбора сообщений в зависимости от их количества, а не важности для процессора высшего уровня управления. где,t < — среднее время записи и считывания из j-ro блока приема сообщений соответственно; — число блоков приема сообщений i-ro канала устройства.

Иэ выражения (1) следует, что среднее время одного цикла работы

i-го (i e. 1, m) канала в известном устройстве велико именно из-за отсутствия возможности одновременной запи" си и считывания информации иэ блоков приема сообщений одного и того же канала. Это обусловлено тем, что в устройстве задается жесткий порядок записи сообщений, а затем их считывания из блоков приема сообщений.

Узкая область применения извест- ного устройства обусловлена тем, что в устройстве структурно предопределен последовательный порядок записи и .считывания сообщений в каналы и, кроме того, последовательность опро1104500 с а каналов для считывания сообщений установлена в соответствии с заранее заданными приоритетами. Поэтому в устройстве невозможно реализовать произвольную дисциплину обмена сообщениями.

Цель изобретения — повьп-ение быстродействия устройства °

Поставленная цель достигается тем, что в многоканальное микропрограммное устройство ввода-вывода, содержащее, блок синхронизации, коммутатор обращений, коммутатор записи, первую и вторую группы блоков приема сообщений, блок счетчиков, дешифратор выбора канала и блок управления, первый выход которого соединен с синхровходом дешифратора выбора канала, второй выход блока управления соединен с первым входом коммутатора обращений, второй вход которого соеди нен с выходом блока счетчиков, выходы первой группы которого соединены с входами первой группы блока управления, первый вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом коммутатора записи, выходы первой группы которого соединены с первыми входами блоков приема сообщений первой группы, вторые входы которых соединены с первым выходом

J коммутатора обращении, второй выход которого соединен с первыми входами блоков приема сообщений второй группы, вторые входы которых соединены с выходами второй группы коммутатора записи, третий и четвертый выходы блока синхронизации соединены соответственно с вторым и третьим входами блока управления, третий выход которого соединен с первым входом блока синхронизации,- выходы второй группы блока счетчиков соединены с информационньп и входами дешифратора выбора канала, второй вход коммутатора записи соединен с вторым входом коммутатора обращений, выходы группы блока управления соединены с входами первой группы блока счетчиков, второй вход блока синхронизации является первым входом устройства, третий вход коммутатора обращений является вторым входом устройства, третий вход коммутатора записи является третьим входом устройства, введены коммутатор управляющих сигналов, блока памяти команд, блок буферной .памяти, коммутатор магистралей, дешифратор записи, первый коммутатор адреса и коммутаторы данных, входы первой группы которых соединены с выходами коммутатора управляющих сигналов, первый вход которого соединен с четвертым выходом блока управления и с первым входом дешифратора записи, второй вход которого соеди10 нен с вторым входом блока управления, входы второй группы которого соединены с входами второи группы блока счетчиков, с входами-выходами первой группы коммутатора магистралей и с выходами блока памяти команд, 15 входы группы которого соединены с выходами третьей группы блока счетчиков, выходы четвертой группы которого соединены с адресными входами блока буферной памяти, первый и второй

20 входы которого соединены с пятым и шестым выходами блока управления, седьмой и восьмой выходы которого соединены с первым и вторым входами коммутатора магистралей, выходы которого соединены двунаправленной связью с выходами группы блока буферной памяти и с входами второй группы коммутаторов данных, входы третьей группы которых соединены двунаправ30

55 л енной с вя з ью с выходами блоков приема сообщений первой группы,выходы блоков приема сообщений второй группы соединены двунаправленной связью с входами четвертой группы коммутаторов данных, первые входы которых соединены с выходами дешифратора выбора канала, выход блока управления соединен с выходом блока памяти команд, выходы второй груп. пы блока счетчиков соединены с входами группы дешифратора записи, выходы которого соединены с входами группы коммутатора записи, выходы пятой группы блока счетчиков соединены с входами первой группы первого коммутатора адреса, вход которого соединен с выходом блока счетчиков и вторым входом коммутатора управляющих сигналов, выходы первой группы первого коммутатора адреса соединены с входами группы блоков приема сообщений первой группы, выходы второй группы первого коммутатора адреса соединены с входами группы блоков приема сообщений второй группы, третий вход коммутатора управляющих сигналов является четвертым входом устройства, входы — выходы коммутаторов данных являются входами1104500 выходами первой группы устройства, входы-выходы второй группы коммутатора магистралей являются входамивыходами второй группы устройства, входы второй группы первого коммута- 5 тора адреса являются группой управляющих входов устройства.

Причем блок управления содержит мультиплексор, второй коммутатор адре10 са, регистр адреса, узел памяти микрокоманд, регистр микрокоманд, первый, второй и третий элементы И, первый, второй, третий и четвертый дешифраторы, входы группы которых соединены с выходами группы регистра микрокоманд, входы группы которого соединены с выходами первой группы узла памяти микрокоманд, выходы второй группы которого соединены с входами первой группы мультиплексора, выходы которого соединены с выходами третьей группы узла памяти микрокоманд и. с входами первой группы второго коммутатора адреса, выходы кото- р5 рого соединены с входами группы регистра адреса, выходы которого соединены с входами узла памяти микрокоманд, первый выход регистра микрокоманд соединен с входом второго коммутатора адреса, второй выход регистра микрокоманд соединен с первым входом первого элемента И, второй вход которого соединен с первычи входами второго и третьего элементов И, тактовый вход регистра микро35 команд соединен с входом первого дешифратора, тактовый вход регистра адреса соединен с входами второго, третьего и четвертого дешифраторов, 40 третий и четвертый выходы регистра микрокоманд соединены соответственно с вторьии входами второго и третьего элементов И, выход узла памяти микро-. команд соединен с входом мультиплексора, пятый, шестой, седьмой, вось45

> мой, девятый, десятый, одиннадцатый. и. двенадцатый выходы регистра микрокоманд являются соответственно первым, вторым, третьим, четвертым, пятым, шестью, седьмьм и восьмым выходами блока управления, выход первого элемента И является девятым выходом блока управления, выходы первого, второго, третьего и четвертого дешифра торов, второго и третьего элементов

И являются выходами группы блока управления, тактовый вход регистра адреса является первым входом блока управления, второй вход первого эле- мента И является вторым входом блока управления, тактовый вход регистра микрокоманд является третьим входом блока управления, входы второй группы мультиплексора являются входами первой группы блока управления, входы

dTopoH группы второго коммутатора адреса являются входами второй группы блока управления.

Сущность предлагаемого изобретения состоит в следующем.

Повышение быстродействия достигается за счет уменьшения суммарного времени одного цикла работы i-ro (i6 1, m) канала путем введения новых элементов и связей, которые позволяют осуществлять запись и считывание информации в (из) блока приема сообщений одного и того же канала.

Расширение области применения уст ройства достигается введением произ вольного порядка, устанавливаемого микропрограммно, записи и считывания сообщений в каналы, а также опроса каналов.

Это позволяет реализовать в устройстве гибкую произвольную дисциплину обмена сообщениями, что расширяет область его применения .

Кроме того, предлагаемое устройство допускает организацию обмена сообщениями между процессорами вычислительной системы, подключенными к внешним шинам сообщений устройства непосредственно или через сеть пере- . дачи сообщений.

Дополнительно предлагаемое устройство обладает повышенной надежностью, обусловленной тем, что программы его функционирования могут храниться не только в блоке памяти команд, но и в блоке буферной памяти, блоках приема сообщений, а также поступать от внешних источников (процессоров).

В случае хранения программы в блоке буферной памяти программы (константы и др) из блока буферной памяти через магистраль данных, коммутатор магистралей поступает на входывыходы первой группы коммутатора магистралей, откуда могут передаваться. в блок счетчиков и блок управления.

При поступлении программ от внешних источников внешний процессор! 104500!

25

7 может передать программу через соответствующие входы-выходы коммутаторов данных в блок приема сообщений. Затем информация может быть считана через соответствующий коммутатор данных, магистраль данных и коммутатор магистралей на входы блока управления и блока счетчиков.

Введение блока постоянной памяти команд позволяет расширить область применения устройства за счет повышения гибкости и автономности управления им.

Введение блока буферной памятй .обеспечивает повышение быстродействия и расширение области применения устройства за счет обеспечения возможности согласования быстродействия процессоров разных уровней

20 управления вычислительной системы, между которыми предлагаемое устройство организует обмен. Указанное согласование достигается путем обеспечения воэможности промежуточного запоминания результатов без занятия циклов обменивающихся процессоров.

Введение коммутаторов данных, коммутатора адреса, коммутатора управляющих сигналов, коммутатора магистралей и дешифратора записи, 30 позволяет повысить быстродействие как самого предлагаемого устройства, так и системы, н которой оно используется за счет обеспечения возможности параллельной многоканальной 35 работы процессоров разных уровней, которые сообщаются через предлагаемое устройство.

На фиг. 1 представлена функцио- 40 нальная схема предлагаемого многоканального микропрограммного устройства ввода-вывода; на фиг. 2 — функциональная схема коммутатора данных; на фиг. 3 — функциональная схема блока управления; на фиг. 4 — функциональная схема блока синхроиизации; на фиг. 5 — функциональная схема блока счетчиков; на фиг. 6 — функциональная схема первого коммутатора 50 адреса; на фиг . 7 — функциональная схема коммутатора обращения; на фиг. 8 — функциональная,.схема коммутатора записи; на фиг. 9 — функциональная схема коммутатора управляю- 55 щих сигналов; на фиг ° 10 — функциональная схема коммутатора магистралей, Многоканальное микропрограммное устройстно управления вводом-вынодоя содержит (фиг. 1) блок 1 постоянной памяти команд, блок 2 буферной цамяти, первый 3.1.-m-й З.m блоки приема сообщений первой группы, (тп+1)-й

4.1-2m-й, 4.m блоки приема сообщений нторой группы, первый 5.1-m-й 5.m коммутаторы данных, блок 6 управления, блок 7 синхронизации, блок 8 счетчиков, коммутатор 9 адреса, коммутатор 10 обращения, коммутатор 11 записи, коммутатор 12 управляющих сигналов, коммутатор 13 магистралей, дешифратор 14 записи, дешифратор

15 выбора канала, магистраль 16 данных, вход 17 пуска устройства, группа управляющих входов 18 устройства, входы-выходы 19.1 - 19.m первой группы, вход 20 обращения и группа адресных входов 21 блока 1, вторая группа

22 входов-ныходов коммутатора 13 магистралей, первый вход 23 (обращения) и второй вход 24 (записи) блока

2, группа (ацресных) входов 25 блока 2, выходы 26 группы блока 2 обмена, первая группа выходов 27 коммутатора 9, первый 28 выход коммутатора 10, первый вход 29. 1(29,m, т-го

З.m) блоков приема сообщений первой группы, выходы 30.1-(30.m) блоков приема сообщений первой группы, вторая группа выходов 31 коммутатора 9, второй выход 32 коммутатора 10, второй вход 33.1 (33.m) блоков приема сообщений второй группы, выходы

34.1-34.m блоков приема сообщений второй группы, входы 35.1-35.m вто-. рой группы коммутаторов данных, входы 36 первой группы (логических условий) блока 6, выходы 37 блока 6, второй выход 38 (управления обменом) блока 6, группа выходов 39 блока 6, пятый выход 40 (разрешения внешнего обмена) блока 6, второй выход 41 (конца работы) блока 6, первый 42.1, второй 42.2, третий 42,3 и четвертый

42.4 выходы блока 7, пятая группа адресных выходов 43 блока 8, управляющий выход 44 блока 8, вторая группа информационных выходов 45 блока

8, третий вход 46 коммутатора 10, третий (управляющий) вход 47 коммутатора 11, группа (информационных) входов 48 коммутатора 11, выходы 49 коммутатора 12 управляющих сигналов, первый 50 и второй 51 (управляющие) входы коммутатора 13, синхровход 52 дешифратора 15, первые (упранляющий) 1104500 . 10 входы 53.! (53.m) коммутаторов дан- . 1 1 записи (фиг. 8) содержит первьп ных 5.1 (5.m) . - . . 106. 1-m-й 106.m узлы коммутации перКоммутатор 5 ° 1 (i =.-1,2,..., m) вой группы,. первый 107. 1 — тп-й 107.m данных содержит первьп 54, второй 55, узлы коммутации второй группы эле» третий 56 и четвертый 57 узлы комму- g мент И 108. тации, первый 58,. второй 59, третий Коммутатор 12 управляющих сигналов

60 и четвертьпf 61 узлы магистральных (фиг. 9) содержит узел 109 коммутаэлементов, первый 62. 1, второй 62. 2, ции, содержащий первый 109, 1 и втотретий 62.3, четвертый 62.4 и пятый рой 109.2 коммутирующие элементы

»

62.5 входы первой группы входов !0 блок 110 повторителей, содержащий перкоммутатора 5.i, вый 110.1 и второй 110.2 повторители, Блок 6 микропрограммного управ- . и элемент И вЂ” ИЛИ 111, первый 112. 1, ления (фиг. 3) содержит узел 63 па- второй 112.2, третий 112.3, четвертый мяти микрокоманд, регистр 64 адреса 112.4 и пятый 112.5 выходы группы микрокоманд, регистр 65 микрокоманд, !S выходов 49 блока 12. мультиплексор 66 логических условий, Коммутатор 13 магистралей (фиг.10) второй коммутатор 67 адреса, первый содержит первый 113 и второй 114 бло68, второй 69, третий 70 и четвертый ки магистральных элементов.

7! дешифраторы, первый 72, второй 73 Рассмотрим функциональное назначен третий 74 элементы И, выход 75 мик 2О ние элементов и связей пре ов и связей предлагаемого рооперации конца команды регистра

65, выхол 76 микрооперации конца Блок предназначен для хранения работы устройства, выходы 77 микрокоманд, констант, начальных адресов операций, шестой выход.78 записи в подпрограмм управления обменом сообблок 2 буферной памяти (фиг. 1)»axo 2g щениями и представляет собой статирой выход 79 управления обращением» ческий бл ческий лок памяти и может быть поспервый 80.1-2 -й 80.2! ., выходы дешифтроен на типовых интегральных элеменратора 68, первьп 81.1, второй 81.2 выходы лешифратора 69, первый 82.1 Бход лока предназначен для и второй 82.2 выходы дешифратора 70, . подачи сигнала управления обрапе30 о ращевыход 83 элемента И 73, выход 84 эле- . нием с выхода 77.2 блока 6 микромента И 74 первый 85.1 и второй 85.2 программного управления. При отсутвыходы лешифратора 71, выход 86 мик- ствии сигнала на входе 20 блока 1 рооперации разрешения внешнего обмена. на его выходах 22 устанавливается состояние высокого импеданса. На

Блок 7 синхронизации (фиг. 4) . З . группу входов 21 блока 1 с выхода команд блока 8 (фиг. 5 счетчиков (фиг. 5) содержит счетчик блока 1 информации. С выхода 22 бло. 90 команд, счетчик 91 адреса буферной к 1 (ф ка (фиг. 1) при наличии сигнала памяти, счетчик 92 адреса блоков при 4О на на его входе 20 информация может ема сообщений, блок 93 счетчиков цик- пе передаваться через коммутатор 13 ма-. лов, rîäåðæàmèé первый 93.1- Р -й 93 Х гистралей (фиг. 10) на магистраль счетчики циклов, регистр 94 кода но- данных, а через последнюю в блок мера канала, двухразрядный регистр 95 .2 б ф уфернои памяти или в коммутаторы внутри канального управления синхро-45 5 .m данных (фиг.. 1). Кроме того, низирующие 96.1, 97.1, 98.1, 99.1, с выхода 22 блока 1 (фиг. 1) в

99.3, 99.5,...99. К (Ы вЂ” нечетно)., блок 8 (фиг. 5) может поступать сле...,99. 2r",— 1, 100 и 101 входы счетчико д четчиков дующая информация: в счетчик 90

90-93 и регистров 94 и 95 соответстр оответст- код номера команд, в счетчик 91 венно, счетные входы 9 .2

98.?, 99.2. 99.,...,99. (8 -четно), памяти, в счетчик 92 — алрес информа99.2 счетчиков 90-93 соответ- ции в заданном блоке приема сообщественно. ний З.i (4.i)(i E l,m), в счетчики

Первый коммутатор 9 адреса содер- 93.1-93. - коды дополнения числа жит первый 102 и второй 103 злы 55 р . Уз ь 5 циклов до переполнения соответствую:коммутации. Коммутатор 10 обращения щих счетчиков счетчиков „ в регистр — код

94 (фиг ° 7) содержит первый 104 и вто- номера канал номера канала и в регистр 95 — код рой 105 узлы коммутации. Коммутатор,выбора группы блоков 3.1-3.m или

11 1104 группы блоков 4.1-4.m и определяющий кроме того, конфигурацию коммутации в коммутаторах 5. 1-5.m данных. Кроме того, с выхода 22 блока 1 на одноименный вход блока 6 (фиг. 3) поступают коды операций управления обменом, реализуемых предлагаемым устройством.

Блок 2 буферной памяти представляет собой запоминающее устройство 10 статического типа, емкость которого существенно превосходит емкость всех других блоков памяти устройства, он может быть построен на типовых интегральных элементах, например, марки 1

54 1РУ1; Блок 2 предназначен для промежуточного хранения сообщений, подлежащих перемещению между процессорами разных уровней иерархии вычислительной системы, согласование кото- 2О рых выполняет предлагаемое устройство. Применение блока 2 в предлагаемом устройстве позволяет компенсировать несоответствие скоростей обмена процессоров разных уровней и, тем самым, обеспечивает повышение коэффициента их использования. На вход 23 (24) блока 2 с выхода 77.5 (элемента И

72). и.блока 6 (фиг. 3) поступает сигнал управления обращением (за - g0 писью). На вход 25 блока 2 с выхода счетчика 91 блока 8 (фиг. 5) поступает код адреса.

Блоки 3.1-3.m и 4.1-4.m приема сообщений предназначены для временного хранения сообщений, в обмене которыми участвует предлагаемое устройство. Сообщение блоков 3.1-3.m, 4.1-4.m с блоком 2 и внешними устройствами, например процессорами, осуществляется через коммутаторы

5.1-5.m данных (фиг 2). Блоки 3. 1З.m, 4.1-4.m могут быть выполнены на типовых интегральных элементах, например, 541РУ1 .. Обращение к бло45 к ам 3 . 1-3 . m, 4. 1-4 . m пр ои з в одит ся по адресу, поступающему с выходов

27 и 31 коммутатора 9 адреса (фиг.1 и 6) соответственно. Тип выполняемой операции (чтение, запись) задается .на выходах коммутаторов обращения

10 (фиг. 7) и записи 11 (фиг. 8) .

На выход 28 (32),блока З.i (4.i) (i E 1, m) поступает сигнал обращения с одноименного выхода коммутатора 10 (фиг. 7). На вход 29.i (33 ° i) блока З.i (4.i) поступает сигнал записи с одноименного выхода

500 12 коммутатора 11 (фиг. 8) . При наличии сигнала обращения и отсутствии сигнала записи происходит чтение информации, а при наличии сигналов обращения и записи происходит запись информации °

Коммутаторы 5.1-5.m данных (фиг.2) предназнечены для образования трактов двусторонней передачи информации между блоками 3.1-3.m 4.1-4.тп хранения сообщений с одной стороны и внешними (череэ шины 19.1 — 19.m) и внутренними (через шины 35. 1-35.m) источниками и приемниками сообщений.

Алгоритм функционирования коммутатора 5.i (i E 1, m) описывается в табл. 1, в которой задан полный набор кодов для всех возможных конфигураций коммутаций (символом

+ обозначено безразличное состояние сигнала) .

Блок 6 микропрограммного управления (фиг. 3) предназначен для управления работой блоков и узлов предлагаемого устройства. В узле 63 хранятся микропрограммы работы устройства. Считывание информации из блока 63 осуществляется по адресу, заданному в регистре 64 ° Операционная часть микрокоманды по импульсу с входа 42.4 блока 6 заносится в регистр 65. немодифицируемые разряды адресной части микрокоманды поступают на второй информационный вход коммутатора 67, модифицируемый разряд адреса подается на информационный вход мультиплексора 66 логических условий, который формирует истинное значение модифицируемого разряда адреса, поступающего также на вход коммутатора 67.

Код проверяемых логических условий с выхода блока 63 поступает на. адресный вход мультиплексора 66. На первую группу информационных входов коммутатора 67 подается код операции с выхода 22 (фиг. 1) блэка 1 памяти команд.

Мультиплексор 66 реализует логическую функцию

Уьь Х1 a + X Z1 Хе 2е-1 где Х< — код, определякмций прохождение на выход у значения модифицируемого разряда а беэ изменений;

13 1104500

Х,..., Х вЂ” коды, предопределяющие про» хождение на выход мультиплексора 66 соответствующего сигнала Z! Z !логического условия (переполнения) с выходов 36 счетчиков 93.193. 6 блока 8 (см. фиг. 5) .

Коммутатор 67 управляет поступлением адресной информации в регистр

64 (фиг. 3) При наличии сигнала 10 на выходе 75 регистра 65 адрес микро. команды определяется кодом реализуе.мой операции, поступающим с входа

22 блока 6 (выхода 22 блока 1) . При выполнении микрокоманд микропрограм- 15 мы операции сигнала на выходе 75 равен нулю и адрес очередной микрокоманды определяется ло адресу, считываемому из блока 63.

Регистр 65 предназначен для хра- 2р нения операционных частей микрокоманд. С выхода 76 иа вход 4 1 блока 7 синхронизации (фиг. 4) поступает сигнал окончания работы. С выхода

77. 1 на вход 52 дешифратора 15 выбора канала (фиг. 1) поступает сигнал синхронизации для разрешения выдачи информации из блока 5.i на магис траль 16 данных. С выхода 77.2 поступает сигнал разрешения обращения на вход 20 блока 1 (фиг. 1) . С выходов 77.3 и 77.4 выдаются управляющие сигналы на входы 50 и 51 коммутатора 13 магистралей (фиг. 10).

С выхода 77.5 выдается сигнал микро35 операции разрешения обращения на вход

23 блока 2 (фиг. 1), а с выхода 78 через элемент И 72 на вход 24 блока

2 выдается сигнал микрооперации записи. С выхода 79 регистра 65 на вход 38 коммутатора 10 обращения (фиг. 7) поступает сигнал разрешения обращения. По выходам 80.1 и

80.2 дешифратора 68 в счетчиках

93.1-93.1 (фиг. 5) осуществляется запись или увеличение их значения через соответствующие входы 99.1 и 99.2 (фиг. 5).

С выхода 81.! (81.2) на вход

98.1 (98.2) поступает сигнал синхро- 50 низации записи (увеличения значения) счетчика 32. С выхода 82.1 (82.2) на вход 97, 1 (97.2) счетчика 91 поступает сигнал синхронизации записи (увеличения значения) . С выхода 55

83 (84) элемента И 73 (74) на вход

100 (101) регистра 94 (95) поступает .сигнал разрешения записи. С выхода !

85. 1 (85. 2) на вход 96. (96. 2) счетчика 90 поступает сигнал разрешения записи (увеличения значения) .

С выхода 86 регистра 65 (фиг. 3) на первый вход коммутатора 12 управляющих сигналов (фиг. 9), а также на вход Ч 1 дешифратора 14 записи подается сигнал разрешения внешнего доступа, который определяет режим записи в блок З.i (4.i) . На входы

42. 1, 42.3 и 42.4 блока 6 (фиг. 3) поступают первый, третий и четвертый синхроимпульсы с выхода блока 7 синхронизации (фиг. 1 и 4). Блок 7 синхронизации (фиг. 4) предназначен для синхронизации работы всех узлов и блоков устройства.

Триггер 88 служит для управления работой блока 7 синхронизации. В исходном состоянии триггер 88 на ходится в нулевом состоянии. Нулевой сигнал на его единичном выходе поступает на вход управления генератора

87. Генератор 87 формирует на своих выходах 42.1-42.4 четыре последовательности сдвинутых друг относительно друга импульсов только при наличии единичного сигнала на его управляющем входе ° Элемент И 89 служит для формирования сигнала на R-вход триггера 88 после поступления управляющего сигнала "Конец работы" с выхода 4 1 блока 6 микропрограммного управления. После поступления сигнала "Пуск" на вход 17 устройства последний подается на S-вход триггера 88 и устанавливает его в единичное состояние. Единичным сигналом на своем выходе триггер 88 запускает генератор 87, который начинает формирование последовательностей управляющих сигналов.

Формирование синхросигналов продолжается до тех пор, пока на первый вход элемента И 89 не поступает управляющий сигнал "Конец работы".

После этого при поступлении на второй вход элемента И 89 очередного тактового импульса с выхода 42.4 генератора 87 формируется управляющий сигнал на R-вход триггера 88, который возвращается в исходное состояние и снимает управляющий сигнал с входа генератора 87. В результате этого генератор 87 прекращает выдачу синхропоследовательностей.

Коммутатор 9 адреса (фиг. 6) предназначен для коммутации адреса

1104500 16

1О

25

35

45

55 блоков 3.1-3.m 4.1-4.m приема сообщений, который может поступать извне на вход 18 или на вход 43 с одноимен ного выхода счетчика 92 блока 8 (фиг. 5) . Выбор группы блоков 3. 1З.m или 4.1-4.тп для выдачи соответствующих адресов на их адресные входы осуществляется управляющим сигналом, который поступает с выхода первого разряда регистра 95 (фиг.5) на управляющий вход 44 коммутатора

9 (фиг. 6) .

Коммутатор 10 обращения (фиг. 7) предназначен для коммутации сигнала обращения, поступающего с выхода

38 блока 6 (фиг. 3) или с разряда обращения группы входов 18 устройства.

Выбор групп блоков 3.1-3.m или

4. 1-4.m для выдачи соответствующих обращений на их первые управляющие входы осуществляется аналогично описанному для блока 9.

Коммутатор 11 записи (фиг. 8) предназначен для формирования сигнала записи в блоки 3.1-3.m 4.1-4.m.

Выбор блоков З.j (4.j)(j = 1, m) осуществляется по коду с выхода 45 блока 8 дешифрированному дешифратором 14 записи и выдающим сигнал при наличии сигналов на его входах

V 1 и V 2 в j-й разряд выхода 48 дешифратора 14 записи, идентификация одного из блоков З.j или 4.j производится сигналом с первого разряда выхода 44 регистра 95 блока 8 (фиг. 5). Элемент И 108 предназначен для формирования управляющего сигнала записи, поступающего с группы входов 18 по входу 47, стробируемого синхроимпульсом с выхода

42.2 блока 7 синхронизации (фиг.4). е

Коммутатор 12 управляющих сигналов (фиг. 9) предназначен для управления работой коммутаторов данных

5.i (i = 1, m). На вход 40 (47) коммутатора 12 поступает сигнал разрешения внешнего доступа, разрешающего запись, с выхода блока 6 (разрешения записи извне).

Функционирование коммутатора 12 управляющих сигналов (фиг. 9) описывается в табл. 2 (+ обозначено безразличное состояние) .

Десять состояний коммутатора 12 управляющих сигналов приведенные в табл. ? обе, печивают (совместно с сигналами на выходах 53.i дешифратора 15 выбора канала) полный объем функционирования коммутатора 5. i данных в соответствии с табл. 1.

Коммутатор 13 магистралей (фиг. 10) предназначен для коммутации передачи информации между магистралью

16 (фиг. 1) и входами-выходами 22.

При наличии сигнала на входе 50 осуществляется передача информации с входов-выходов 22 в магистраль 16, при отсутствии сигнала на входах

50 и 51 первая и вторая группы входов-выходов коммутатора 13 магистралей находятся в высокоимпедансном состоянии. При наличии сигнала на входе 51 коммутатора 13 магистралей осуществляется передача информации из магистрали 16 данных на вход-выход 22 коммутатора 13.

Рассмотрим функционирования предлагаемого устройства.

Устройство осуществляет обмен сообщениями между процессорами разных уровней вычислительной системы, а также накопление и хранение сообщений в блоке 2 памяти и в блоках

3.1-3.m и 4.1-4.m.

Использование блоков З.i и 4.i в каждом канале устройства позволяет совместить процессы ввода, вывода и обработки информации в многоуровневой вычислительной системе, где может быть применено устройство.

Для этого один из блоков обмена сообщениями З.i (4.i) может осуществлять обмен сообщениями, например ввод их через шину 19.i с внешнего процессора. В то же время устройство может осуществлять обмен информацией, например вывод или ввод сообщений, введенных рассматриваемым внешним процессором в блок 4.i (З.i), Ha предыдущем этапе работы через коммутатор 5.i данных, шину

35.i, магистраль 16 и шину 26 в блок 2 буферной памяти. Причем, поскольку обмен с внешним процессором осуществляется в процессе обработки им информации, а обмен с блоком 2 в процессе сканирования, то время обмена с процессором намного превосходит время обмена с блоком 2 для одного и того же канала. Если для числа внешних процессоров (абонентов) m и времен обмена одного канала с соответствующим процессором л ья и с блоком 2 t „справедливо соотношение

1104500

1О

| n

-ОБМ - ОБМ то предлагаемое устройство обеспечивает работу m процессоров без потерь времени на ввод-вывод сообщений.

Направления обмена информацией прокладынаются коммутаторами 5.1—

5.m н соответствии с табл. 1 и 2.

Состояниям, указанным в табл. 1, соответствуют режимы работы устройства по управлению обменом сообщениями.

Кроме того, устройство может упранлять обменом сообщениями между

15 процессорами, подключенными к шинам 19.1-19.m непосредственно либо через сеть передачи сообщений . При этом процессор i посыпает сообщения через коммутатор 5. i, шину 35. i, магистраль 16 и шину 26 в блок 2

20 буферной памяти, откуда может осуществляться пересыпка сообщения в блок З.j (4.j) процессора — получателя сообщения, который, обратившись

25 к данному блоку, может принять сообщение. Это позволяет испольэовать предлагаемое устройство н вычислительной сети в качестве коммутационного устройства.

Важной особенностью предлагаемого устройства является то, что программа его работы может считываться не только из блока 1 памяти команд, но также из блока 2 буферной памяти или поступать от внешних процессоров. В 35 первом случае программа считывается с выходов 22 блока 1 (фиг. 1). Во втором случае программа с выходов блока 2 через шину 26, магистраль 16, группу магистральных элементов 114 40 (фиг. 10) блока 13 поступает на выходы 22 коммутатора 13. В третьем случае, внешний процессор может передать программу через шину 19.i в блок З.i (4.i) через коммутатор 4>

5.i, откуда она считывается под управлением блока 6 по цепи: блок З,i (4. i), шина 30. i (34. i) коммутатор

5. i шина 35. i магистраль 16, элементы 114 (фи г. 10) коммутатора 13, 50 выходы 22 коммутатора 13 (фиг. 1) .

Использование нторого и третьего источников программы работы устройства позволяет выполнять модификацию программ в случае необходимости изменения режимов обмена сообщения или замены ошибочных (дефектных) участ-ков программ в блоке 1 памяти команд.

18

Пример. Рассмотрим функционирование устройства при обмене сообщениями между процессорами, подключенными к шинам 19.1 — 19.тп и блоком 2 через блоки 3.1-3.m (4.1—

4.m), в которых информация накапливается в процессе работы процессоров, подключенных через шины 19.1-19.m.

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии. Предположим, что устройству необходимо обеспечить обмен сообщениями между процессорами вычислительной системы, подключенными к шинам 19.1-19.m (фиг. 1), и блоком

2 буферной памяти. Для обеспечения начального фунКционирования этих процессоров осуществляется начальный ввод сообщений (данных) в блоки 3.1—

З.т (4.1-4.m) приема сообщений с вь»хода блока 2 через шину 26, магистраль 16, шины 3 5 ° 1-35.m коммута- . торы 5.1-5.тп и шины 30. 1-30.m (34. 134.m) .

Выполнение указанного обмена происходит под управлением управляющих и коммутационных блоков устройства.

При поступлении сигнала пуска на вход 17 устройства (фиг. 1) триггер

88 (фиг. 4) устанавливается в единич. ное состояние и включает генератор

87, который начинает формировать тактовую сетку импульсов, синхронизирующих работу устройства. В счетчике 90 команд (фиг. 5) задан адрес первой (нулевой) команды программы управления обменом, хранящийся в блоке 1 памяти команд (фиг. 1) . В исходном состоянии на выходе 77. 2 присутствует единичньп» потенциал, который» через выходы 37 блока 6 (Фиг.3) поступает на вход 20 управления обращением блока 1 и разрешает тем самым считывание из блока 1 команды по адресу, поступающему на входы

21 блока 1 (фиг. 1) ° С выхода 22 блока 1 считывается первая команда программы работы устройства, код операции которой поступает на входы

22 блока 6 (фиг. 3) и записывается через коммутатор 67 по тактовому импульсу с входа 42.1 в регистр 64, содержимое которого задает адрес первой микрокоманды выполнения операции обмена в узле 63 памяти микропрограммы. В зависимости от типа выполняемой операции обмена (режима обмена) в последующих л»икрокомандах

19 1104500 20 может задаваться считывание из блока

1 и. запись соответствующих констант в счетчики и регистры блока 8 (фиг.5)

При этом адрес считываемой информации задается счетчиком 90 блока 8 (фиг. 5), считывание разрешается сигналом микрооперации с выхода 77.2 блока 6 (фиг. 3), поступающей на вход 20 блока 1 (фиг. 1). Адресат определяется сигналом микрооперации !О с выходов 80.1, 80.3,...80.21-1, 81.1, 82.1, 83,84 или 85.1 блока 6 (фиг. 3), поступающим на один из соответствующих входов 99.1, 99.3, ...,99.2(-1. 96.1, 9?.1, 100, 101 и 96.1. Выполнение указанных действий позволяет записать адрес команды в счетчик 90 (фиг. 5); адрес сообщения (данных) в блоке 2 счетчика 91; адрес сообщения в одном 2О из блоков,3. 1-3.m (4. 1-4.m); код дополнения в счетчик циклов 93.j (j 6 1,8 ); код номера канала в регистр 94; код выбора блока З.i или

4.i в канале в регистр 95. 25

Приращение значений счетчиков

90-93 блока 8 (фиг. 5) осуществляется по сигналам микроопераций, поступающим с выходов 85.2, 82.2, 81.2, 80.2, 80.4,..., 80.2(блока 6 (фиг. 3) на соответствующие входы

96.2, 97.2, 98.2, 99.2, 99.4,..., 99.2 блока 8 (фиг. 5).

Рассмотрим порядок записи информации с шины 19.i в блок З,i приема

35 сообщений и одновременного считывания из блока 4.i в блок 2 буферной памяти. В этом случае адрес записи (считывания) сообщений в (из) блок

З.i (блока 4.i) может задаваться с входа 18 устройства (фиг. 1) (счетчиком 92 блока 8). Задание адреса с входа 18 устройства осуществляет процессор высшего уровня по отношению к процессору, подключенному к шине 19.i.

55

Состояние входных и выходных сигналов, а также направления пере-, дачи сообщений блоков 12 и 15.i описывается в табл. 1 и 2 (состояния tg = 3 и 8 = 3) . На вход 45 дешифратора 15 (фиг. 1) с выхода регистра 94 (фиг. 5) поступает код номера i-гоканала,,который по микрооперации с выхода 77.1 (фиг. 3) блока 6, поступающей на вход 52 блока 15, выдает сигнал на выходе ,53.i. Кроме того, код i-ro канала с выхода 45 блока 8 (фиг. 5) поступает на дешифратор !4 (фиг. 1),который по микрооперации с выхода 40 блока 6 {фиг. 3) выдает сигнал с

i-го выхода 48 на одноименный вход блока 11 (фиг. 8) только в режиме записи данных из блока 2 в блок 4.i.

По этому сигналу срабатывает соответствующий коммутатор 106.i и выдает сигнал разрешения записи на вход

29.i блока 3.i. В нашем же случае при чтении из блока 4.i сигнал на выходе 40 блока 6 не вырабатывается, а вырабатывается только сигнал обра щения на выходе 38 блока 6.

Адреса записи в блок З.i и чтения из блока 4.i формируются следующим образом. Адрес записи сообщения поступает с входа 18 устройства через коммутатор 9 адреса на его выход 27, а с выхода 43 блока 8 на выход 31 блока 9 (фиг. 6), в котором при единичном значении первого разряда выхода 44 регистра 95 коммутатор 102 передает адрес записи с входа 18 устройства через выход 27 коммута тора 9 на одноименный вход блока

3.1, а адрес чтения сообщения, поступающий в коммутатор 9 (фиг. 6) с выхода 43 блока 8, передается на выход 3 1 коммутатора 9 с помощью коммутатора 103 (фиг. 6), так как сигнал на его входе 44 равен единице.

На вход 32 блока 4.i с одноименного выхода коммутатора 10 (фиг. 7) пос.тупает сигнал разрешения обращения.

Этот сигнал формируется коммутатором 105 блока 10, который передает на выход 32 сигнал с входа 38 и одноименного выхода блока 6 (фиг. 1).

Адрес, по которому записывается в блок 2 сообщение из блока 4.i, формируется на входе 25 блока 2 счетчиком 91 блока 8 (фиг. 5).Сообщение из блока 4.i передается в блок 2 через шину 34.1, блок 5., шину 35.i магистраль 16 и шину 26, при этом сигналы обращения и записи на входы 23 и 24 блока 2 поступают с выходов 77.5 регистра 65 и элемента И 72 (фиг. 3). Для записи информации, поступающей в блоки З.i (i = 1,2,..., m) с шин 19.i на вход

46 коммутатора 10 поступает сигнал с группы входов 18, по которому на выходе 28 коммутатора 10 вырабатывается сигнал обращения, а на вход

47 коммутатора 11 записи поступает

04500

10

20. шению коэффициента их использования, !

Т- — T, (2) 25 к, Т; = Г max (<:, <,) (3)

< а. 1

Подставив выражения (1) и (3) в (2), получим

К1 дт = (<; +<;, — max (<.,<>,ц (<<)

Относительный выигрьпп в производительности на одно повторение цикла ввода-вывода ()Т при использовании изобретения составляет величину, оцениваемую по формуле

K. (t)>«-mmx(t >),t><") )

1т1 . 100% . . 1 1с.1

Положив Т.. = t. = 0,5 ° 10 с, 2 получйм (21 11 сигнал разрешения записи, по которому в момент поступления сигнала на синхровход коммутатора 11 с выхода

42.2 блока 7 на выходах 29.i (1 = 1,2,..., m) вырабатывается сигнал записи в блоки З.i.

По окончании выполнения программы формируется микрооперация окончания работы на выходе 76 (4 1) блока 6 (фиг. 3), по которой триггер

88 (фиг. 4) блока 7 устанавливается в нуль и отключает генератор 87.

Технико-экономическая эффективность данного устройства заключается в следующем.

Предлагаемое устройство превосходит известное по быстродействию, что можно оценить величиной Т, равной разности суммарного среднего времени одного цикла работы i-го канала (i C 1, m) известного Т и изобретения Т;„по формуле!

Причем величина Т. оценивается

<Е выражением ()Т = 507.

Таким образом, предлагаемое устройство превосходит известное и базовыи объект по быстродействию в среднем на 507.

Предлагаемое устройство превосходит базовый объект по области применения, так как обеспечивает произвольный порядок записи и считывания сообщений в каналы, а также опроса каналов; допускает реализацию гибкой, изменяемой программно-микропрограммными средствами дисциплины обмена сообщениями и позволяет, благодаря использованию блока буферной памяти, осушествить согласование по быстродействию работы процессоров вычислительной системы, которые производят обмен сообщениями с помощью предлагаемого устройства, этим достигается снижение времени простоя процессоров системы и повыПредлагаемое устройство может организовать обмен сообщениями между процессорами, подключенными к его внешним .п)инам 19.1-19.m непосредственно либо через сеть передачи сообщений, при этом такт обмена прокладывается из соответствующего блока хранения сообщений — источником через коммутационные и транслирующие узлы устройства в блок буферной памяти, из которого сообщение пересылается аналогичным образом в блок хранения сообщений — приемника. Это позволяет испольэовать предлагаемое устройство в вычислительной сети в качестве коммуникационного устройства (процессора) обмена.

Предлагаемое устройство обладает также большей надежностью по сравнению с базовым объектом, так как допускает возможность распределения или концентрации программ функционирования по трем источникам: блок памяти команд, блок буферной памяти или внешние процессоры. Ввиду этого в устройстве возможна модификация или замена программ в случаях изменения режимов обмена сообщениями, а также появления дефектных участков (команд) в блоке памяти команд.

1104500!

Таблица 1

Входные (выходные) сигналы блока 5.i (12.15) 53. i (53. i) 62.4 (112.3) 62.5 (112. 4) 0

О

О

О.О

35. i--30. i

34. i 19.

О

i 30. 135. i

19. д34

О

19. i — 34. i; 35. i -30. i

О

19.i 35.i

35. i 19. i

О

34.i 35,i

35.i 34.i

30. i --35. i

35. i 30. i

0

О

О

30. i 19. i

19. i — 30. i

34 ° i 19, i

19. i 34. i

О О

О

О

О

О

О

О грабли ца 2

Выходные (входные) сигналы блока 12 (5. i)

112. 2 112. 2 112. 5 112. 3 112. 4 (62. 1) (62. 2) (62. 3) (62.4) (62. 5) 47

1-й р-д

2-й р-д

О О О

О О

1 1 О

1 1 !

О.

1

О

О О

О 1 О

О

1 О

1 1

0

О

О

О

* 1

62. 1 62. 2 62. 3 (1! 2. 2) (112. 1) (112, 5) Входные си гналы блока 1 2

0 1

1 1

О 1

О О

1 О

О О

1 О

* О

Направление обмена между шинами 30.i 34.i, 19 ° i и 35.i через коммутатор

5.i данных

30.i 19.i; 34.i 35.i

30.i 19.i; 35,i — 34.i

19. i -30. i; 34. i -35. i

19. i 30. i" 35. 34. i

34.1-19. i 34. — 35. i

1104500

1104500

1 104500 г 104ЗОО

° °

ФиаЗ

1104500

Фиг.8

1104500 ф Шарип ® и г. Уагород, ул. Проектяал, 4