Устройство для решения игровых задач на вычислительных сетях

Авторы патента:

G06F15/173 - с использованием сети связи, например, соединение по схеме матрицы, смешанное соединение, соединение по схеме пирамиды, звезды, снежинки (схемы переключения интерфейсов G06F 13/40)

1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИГРОВЫХ ЗАДАЧ НА ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ, содержащее блок управления, селектор ветви сети,селектор узла сети и модель сети,включающую модели ветвей, о тличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности решения задач теории дифференциальных игр, в него введены блок формирования параметров движения , включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования, приращений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь сумматоров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирова.тель модуля, три сумматора, два формирователя дополнительного кода, два коммутатоIn ейышогЕйА ра, регистр сдвига, два триггера, эле мент ИЛИ, элемент НЕ и семь элементов И, селектор ветви сети содержит две схемы сравнения, три триггера, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И и два элемента НЕ, селектор уз.ла сети содержит три счетчика и три дешифратора, модель сети дополнительно содержит модели уэлов, причем модели узлов и модели ветвей соединены согласно топологии сети, модель узла включает три счетчика, три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-НЕ, модель ветви включает три триггера, девять элементов И, элемент ИЛИ и три элемента индикации, (Л блок управления содержит генератор импульсов, распределитель импульсов, генератор одиночных импульсов, счетчик , регистр сдвига, четыре триггера, четыре элемента И, четыре эле.мента ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки , элемент НЕ и группу элементов ин4 СП дикации, причем выход генератора импульсов соединен с первым входом ю первого элемента И блока управления, N5 входом распределителя импульсов, синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхронизирующими входами регистров сдвига и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входя

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1104522

3(51) 0 06 F 15/20

1 »

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3472166/18-24 (22) 16.07.82 (46) 23.07.84. Бюл. М - 27 (72) В.В. Васильев и В.Л. Баранов (71) Институт проблем .моделирования в энергетике АН Украинской ССР (53) 681.333(088.8) (56) 1. Авторское свидетельство СССР

Р 517028, кл. С 06 С 7/48, 1976.

2. Авторское свидетельство СССР

Ф 652566, кл. G 06 F 15/20, 1975.

3. Авторское свидетельство СССР

N - 717790, кл. С 06 G 7/48, 1976 (про тотип). (54) (57) 1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИГРОВЫХ ЗАДАЧ НА ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ, содержащее блок управления, селектор г ветви сети, селектор узла сети и модель сети, включающую модели ветвей, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей .устройства путем обеспече- . ния возможности решения задач теории дифференциальных игр, в него введены блок формирования параметров движения, включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования приращений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь сумматоров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирователь модуля, три сумматора, два формирователя дополнительного кода, два коммутатора, регистр сдвига, два триггера, эле" мент ИЛИ, элемент НЕ и семь элементов

И, селектор ветви сети содержит две схемы сравнения, три триггера, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И z» два элемента НЕ, селектор узла сети содержит три счетчика и три дешифратора, мо- дель сети дополнительно содержит модели узлов, причем модели узлов и модели ветвей соединены согласно топологии сети, модель узла включает три счетчика, три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-НЕ, модель ветви включает три триггера, девять элементов И, о элемент ИЛИ и три элемента индикации, блок управпения содержит генератор импульсов, распределитель импульсов, генератор одиночных импульсов, счетчик, регистр сдвига, четыре триггера, четыре элемента И, четыре элемента

Фаад

ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки, элемент НЕ и группу элементов ин- СР дикации, причем выход генератора им- МЬ пульсов соединен с первым входом Сл первого элемента И блока управления, (Я входом распределителя импульсов, (Я синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхронизирующими входами регистров сдвига .и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входа1104522 ми схем сравнения и элементов задержки селектора ветви сети и вторыми входами третьих элементов И модулей узлов сети, выходы распределителя импульсов блока управления через группу входов первого коммутатора блока управления соединены с соответствующими входами первого элемента ИЛИ блока управления, выход е-го разряда распределителя импульсов блока управления соединен с тактовым входом генератора одиночных Импульсов, входом синхронизации регистра сдвига блока управления, нулевым входом первого триггера блока управления, входом первого элемента задержки блока управления, входом сброса сумматора блока формирования параметров управления, входами сброса сумматоров, формирователей модуля и нулевыми входами триггеров блока формирования приращений координат, входами сброса сумматоров, первым входом сброса формирователя модуля, первыми входами первого и второго элементов И блока формирования приращений функционала„ вторыми входами первого и третьего элементов И, третьим входом второго элемента И и первыми входами триггеров селектора ветви сети, вторыми входами пятого и шестого элементов И каждой модели узла сети, выход первого элемента ИЛИ блока управления соединен с первым входом второго элемента И блока управления, второй вход которого подключен к единичному выходу первого триггера блока управl ления, входы группы элементов индикации блока управления соединены с выходами счетчика блока управления, информационный вход которого соединен с выходом первого элемента И блока управления, второй вхоД которого соединен с входом первого элемента индикации блока управления и подключен к единичному выходу второго триггера блока управления, единичный выход третьего триггера блока управления соединен " входом второго элемента индикации блока управления и первым входом третьего элемента И блока управления, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого подключен к информационному входу регистра сдвига блока управления, единичному входу третьего триггера блока управления, первому входу четвертого элемента И блока управления и через второй элемент задержки блока управвЂ” ления вЂ” к счетному входу четвертого триггера блока управления, единичный выход которого соединен с вторым входом четвертого элемента И блока управления, выход генератора одиночных импульсов блока управления соединен с первым входом второго коммутатора блока управления, первый выход которого лодключен к единичному входу первого триггера блока управления, второй выход вЂ” к второму входу третьего элемента ИЛИ блока управления, а третий выход вЂ” к единичному входу второго триггера блока управления и первому входу четвертого коммутатора блока управления, первый вход третьего коммутатора блока управления подключен к единичному выходу первого триггера блока управления, вход первого коммутатора блока управления и вторые входы второго, третьего, четвертого, пятого, шестого, седьмого и восьмого коммутаторов блока управления соединены с общей шиной устройства, выходы третьего коммутатора блока управления подключены к управляющим входам соответствующих регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выходы четвертого коммутатора блока управления соединены с входами первых элементов И моделей узлов сети, выход пятого коммутатора блока управления подключен к входу запуска генератора одиночных импульсов, вход элемента НЕ блока управления соединен с общей шиной устройства, а выход подключен к первым входам пятого, шестого, седьмого и восьмого коммутаторов блока управления, выход шестого коммутатора блока управления соединен с входом сброса счетчика блока управления, нулевыми входами

1первых и третьих триггеров моделей узлов и вторыми нулевыми входами вторых триггеров моделей узлов, нулевыми входами третьих триггеров моделей ветвей, выход сельмого коммутатора блока:правления соединен с перными входами второго и четвертого элементов ИЛИ блока управления, нулевым входом четвертого триггера блока управления, входами управления регистров сдвига блока формирования приращения координат, входом сброса счетчика блока формирования приращений функцио нала, первым входом элемента ИЛИ блоi 104522 ка формирования приращений функционала, входами сброса счетчиков селектора узла сети, входами сброса счетчиков моделей узлов и нулевыми входами первого и второго триггеров моделей ветвей, выход восьмого коммутатора блока управления соединен с управляющим входом первого формирователя дополнительного кода блока формирования параметров управления, нулевой вход второго триггера блока управления соединен с выходом второго элемента ИЛИ блока управления, второй вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента ИЛИ модели конечного узла сети, второй вход третьего элемента И блока управления соединен с нулевыми входами первого и второго триггеров блока формирования приращений функционала и подключен к выходу элемента ИЛИ блока формирования приращений функционала, выход второго элемента И блока управления соединен с входами ввода данных регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выход первого элемента задержки блока управления соединен с входами сброса формирователей дополнительного кода блока формирования параметров управления, с входами сброса формирователей дополнительного кода и вторыми входами сброса формирователей модуля блока формирования приращений координат, с входами сброса блоков дополнительного кода и вторым входом сброса формирователя модуля блока формирования приращений функционала и с входами сброса схем сравнения селектора ветви сети, выход четвертого элемента И блока управления соединен с единичным входом первого триггера блока формирования приращений координат и информационным входом первого счетчика селектора узла сети, единичный выход четвертого триггера блока управления подключен к входу управления второго формирователя дополнительного кода блока формирования параметров управления, к первому входу седьмого элемента И и через элемент НЕ вЂ” к первому входу третьего элемента И блока формирования приращений функционала, выход регистра сдвига блока управлечия соединен с единичным входом первого триггера блока формирования приращений функционала, второй вход четвертого элемента ИЛИ блока управления подключен к выходу третьего счетчика селектора узла сети, выход первого регист.ра сдвига блока формирования параметров движения соединен с информационвЂ” ным входом первого элемента задержки этого же блока и информационным входсм первого формирователя дополнительного кода блока формирования приращений функционала, выходы первого, третьего и четвертого регистров сдвига блока формирования параметров движения соединены со своими информационными входами через соответственно первый, второй и третий элементы задержки этого же блока, выход второго регистра сдвига блока формирования параметров движения соединен со своим информационным входом и информационным входом второго формирователя дополнительного кода блока формирования приращений координат, выходы первого, второго и третьего элементов задержки блока формирования параметвЂ”

i ров движения соединены соответственно с информационными входами первого, третьего и четвертого формирователей дополнительного кода блока формирования приращений координат, выходы третьего и четвертого регистров блока формирования параметров движения соединены соответственно с первым входом первого сумматора и первым входом четвертого элемента И блока формирования приращений функционала, выход первого регистра сдвига блока формирования параметров управления соединен с его информационным входом и первым информационным входом сумматора блока формирования параметров управления, выход которого подключен к информационному входу второго формирователя дополнительного кода. этого же блока, выход второго регистра сдвига блока формирования параметров управления соединен с его информационным входом первого формирователя дополнительного кода блока формирования параметров управления, выход которого подключен к второму информационному входу сумматора блока формирования параметров управления, выход второго формирователя дополнительного кода блока формирования параметров управления подключен к первому информационному входу первого суммаФ тора блока формирования приращений координат, информационные выходы первого, второго, третьего и четвертого .

1104522 формирователей дополнительного кода блока формирования приращений коор,динат соединены с первыми входами соответственно первого, второго, тре:тьего и четвертого элементов И блока формирования приращений координат, управляющие входы первого и четвертого формирователей дополнительного кода блока формирования приращений коорди нат соединены с первым выходом третьего счетчика селектора модели узла сети второй выход которого подключен к управляющим входам второго и третьего . формирователей дополнительного кода блока формирования приращений координат, единичный выход первого триггера блока формирования приращений координат соединен с вторыми входами второго и третьего элементов И блока формирования приращений координат, нулевой выход второго триггера блока формирования приращений координат подключен к первому Входу пятого элемента И, третьему входу второго элемента И, .первому входу шестого элемента И и к третьему входу третьего элемента И блока формирования приращений координат, единичный выход второго триггера блока формирования приращений координат соединен с вторыми входами первого и четвертого элементов И бло" ка формирования приращений координат,. нулевой выход третьего триггера блока формирования приращений координат подключен к третьим входам первого и четвертого элементов И и первым вхедам седьмого и восьмого элементов И блока формирования приращений координат, вторые входы седьмого, пятого, шестого и восьмого элементов И блока формирования приращений координат соединены соответственно с выходами первого, второго, третьего и четвертого регистров сдвига блока формирования приращений координат, входы ввода данных регистров сдвига блока. формирования приращений координат соединены с общей шиной устройства, входы третьего, четвертого, пято"

ro и шестого сумматоров блока формирования приращений координат соединены орответственно с выходами седьмо" го и первого;пятого и второго, шестого и третьего, восьмого и четвертого элементов И блока формирования приращений координат, выход третьего сумматора блока формирования приращений координат подключен к информационному входу первого регистра сдвиra и первому входу второго сумматора блока формирования приращений координат, выход которого соединен с вторым входом первого сумматора, а второй вход вЂ” с выходом четвертого сумматора и информационным входом. второго регистра сдвига блока форми,рования приращений координат, выход пятого сумматора блока формирования приращений координат подключен к информационному входу третьего регистра сдвига и первому входу седьмого сумматоi ра, выход первого сумматора блока формирования приращений координат подключен к информационному входу первого формирователя модуля блока формирования приращений координат и первому входу второго коммутатора блока формиро-. вания приращений функционала, выход шестого сумматора блока формирования приращений координат соединен с инфор. мационным входом четвертого регистра сдвига и вторым входом седьмого сумматора блока формирования приращений координат, выход которого соединен с информационным входом второго формирователя модуля блока формирования приращений координат и вторым входом второго коммутатора блока формирования приращений функционала, первый выход первого формирователя модуля блока формирования приращений координат подключен через первый элемент задержки селектора ветви сети к второму входу первой схемы сравнения и непосредственно к первому входу второй схемы сравнения селектора ветви сети, второй выход первого формирователя модуля блока формиро- . вания приращений координат соединен с управляющим входом первого формирователя дополнительного кода блока формирования приращений функционала, входом второго элемента HE селектора ветви сети, третьими входами четвертого и шестого элементов И и вторым входом восьмого элемента И селектора ветви сети, первый выход второго формирователя модуля блока формирования приращений координат подключен к первому входу первой схемы сравнения селектора ветви сети и через второй элемент задержки селектора ветви сети соединен с вторым входом второй схемы сравнения селектора ветви сети, второй выход второго формирователя модуля блока формирования приращений координат соединен с управляющим входом второго форми04522

11 рователя дополнительного кода блока формирования приращений функционала, с входом первого элемента НЕ и вторыми входами второго, пятого и шестого элементов И селектора ветви сети, единичные входы второго и третьего триггеров блока формирования приращений координат соединены соответственно с выходами первого и второго счетчиков селектора узла сети, первый и второй входы третьего сумматора блока формирования приращений функционала соединены соответственно с выходами первого и второго коммутаторов этого же блока, выход третьего сумматора блока формирования приращений функционала подключен к информационному входу формирователя модуля функционала блока формирова- . ния приращений функционала, выход которого соединен с первым входом пятого элемента И блока формирования приращений функционала, выход пятого элемента И блока формирования приращений функционала соединен с первым входом второго сумматора блока формирования приращений функционала, выход которого подключен к второму входу второго элемента И и к входу регистра сдвига блока формирования приращений функционала, выход регистра сдвига блока приращений функционала соединен с первым входом шестого элемента И этого же блока, выход которого соединен с вторым входом второго сумматора блока формирования приращений функционала, единичный выход первого триггера блока формирования приращений функционала соединен с вторыми входами первого, пятого и шестого элементов И блока формирования приращений функционала, выход первого элемента И блока формирования приращений функционала соединен с информационным входом счетчика блока формирования приращений функционала, выход которого подключен к второму входу элемента ИЛИ этого же блока, выход второго элемента И блока формирования приращений функционала соединен с единичным входом второго триггера блока формирования приращений функционала, выход которого подключен к вторым входам третьего и сецьмого элементов И блока формирования приращений функционала, выход третьего элемента И блока формирования приращений функционала соеДинен с третьими входами шестых элементов И моделей узлов и первыми входами третьих элементов И моделей ветвей, выход четвертого элемента И блока формирования приращений функционала под ключен к второму входу первого сумматора блока формирования приращений функционала, выход которого соединен с информационным входом второго формирователя дополнительного кода блока формирования приращений функционала, выход которого подключен к первому входу первого коммутатора блока формирования приращений функционала, второй вход которого соединен с выходом первого формирователя дополнительного кода блока формирования приращений функционала, управляющие входы первого и второго коммутаторов блока формирования приращений функционала .подключены к единичному выходу третьего триггера и первым входам седьмого и восьмого элементов И селектора вет-. ви сети, второй вход четвертого элемента И блока формирования приращений функционала соединен с единичным выходом второго триггера и первыми входами третьего, четвертого, пятого и шестого элементов И селектора ветви сети, выход седьмого элемента И блока формирования приращений функционала подключен к третьему входу пятых элементов И моделей узлов и первому входу вторых элементов И моделей ветвей, первый и второй выходы первой и второй схем сравнения селектора ветви сети подключены к первому и второму входам соответственно первого и второго элементов ИПИ селектора ветви сети, выходы первого и второго элементов ИЛИ селектора ветви сети подключены соответственно к первым входам первого и второго элементов И селектора ветви сети, третьи выходы первой и второй схем сравнения селектора ветви сети соединены соответственно с вторым входом второго и первым входом третьего элементов И селектора ветви сети

У выходы первого, второго и третьего элементов И селектора ветви сети соединены соответственно с вторыми входами первого, второго и третьего триггеров селектора ветви сети, единичный выход первого триггера селектора ветви сети подключен к первым входам первого и второго элементов И селектора ветви сети, выход первого элемента НЕ селектора ветви сети соединен с вторыми входами первого, 1104522 третьего и четвертого элементов И селектора ветви сети, выход второго элемента НЕ селектора ветви сети . соединен с третьими входами третьего и пятого элементов И и вторым входом седьмого элемента И селектора ветви сети, выходы первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого элементов И селектора ветви сети соединены с первыми входами первых элементов И соот-. ветствующих моделей ветвей, разряд- ные выходы первого и второго счетчиков селектора узла сети соединены с входами первого и второго дешифрато-. ров селектора узла сети, вьлод переполнения первого и второго счетчи.ков селектора узла сети соединены соответственно с информационными входами второго и третьего счетчиков селектора узла сети, первый и второй выходы третьего счетчика селектора узла сети подключены к первому и второму .вхоДам третьего дешифратора селектора узла сети, выходы первого, второго и третьего дешифрато.-ров селектора узла сети соединены соответственно с первыми, вторыми и третьими входами четвертых элементов И соответствующих моделей узлов, выход первого элемента И модели узла соединен с первым входом первого ! элемента ИЛИ модели уэла, выход которого соединен с первым входом второго элемента И модели узла, нулевые выходы первого и третьего триггеров модели узла соединены с вторым и третьим входами второго элемента И модели узла, выход которого подключен к единичному входу второго триггера модели узла, единичный выход которого соединен с первым входом третьего элемента И и вторым входом элемента ИЛИНЕ модели узла, первый вход которого соединен с единичным выходом первого триггера модели узла и первым входом четвертого элемента И соответствующей модели ветви, выход третьего элемента И модели узла соединен с первыми входами второго и третьего элементов ИЛИ и информационным входом второго счетчика модели узла, выход чет« вертого элемента И модели узла соединен с первыми входами пятого и шестого элементов ИЛИ модели узла и вторым входом первого элемента И соответствующих моделей ветвей, выход пятого элемента И модеци узла подключен к второму входу второго элемента ИЛИ модели узла, выход которого соединен с информационным входом первого счетчика модели узла, выход первого счетчика модели узла подключен к единичному входу первого триггера модели узла, выход второго счетчика модели узла подключен к первому входу сброса второго триггера модели узла, выход шестого элемента И модели узла подключен к второму входу третьего элемента ИЛИ модели узла, выход которого соединен с информационным входом третьего счетчика модели узла, выход третьего счетчика модели узла подключен к единичному входу третьего триггера модели узла, единичный выход которого соединен с третьим входом элемента ИЛИ-2НЕ модели узла и первым входом пятого элемента И соответствующей модели ветви, выход элемента ИЛИ-НЕ модели узла соединен с первым входом шестого элемента И соответствующей модели ветви, входы с второго по (-й первого элемента ИЛИ модели узла соединены с единичными выходами третьих триггеров соответствующих моделей ветвей (Ю вЂ” число смежных моделей ветвей), входы с второго по f --й четвертого элемента ИЛИ модели узла со-:äèéåíû с выходами девятых элементов И соответствующих моделей ветвей, выход четвертого элемента ИЛИ модели узла соединен с первым входом девятых элементов И соответствующих моделей ветвей, выход первого элемента И модели ветви соединен с вторыми входами второго и третьего элементов И модели ветви, выходы которых подключены к единичным входам соответственно первого и второго триггеров модели ветви, единичный выход первого триггера модели ветви соединен с вторым входом четвертого и первым входом седьмого элементов И модели ветви, единичный выход второго триггера модели ветви соединен с вторым входом пятого и первым входом восьмого элементов И модели ветви, выходы четвертого и пятого элементов И модели ветви подключены к входам элемента ИЛИ модели ветви, выход которого соединен с вторым входом шестого элемента И модели ветви, выход шестого элемента И модели ветви соединен с единичным входом третьего триггера модели ветви, единичный выход которого подключен к второму входу девятого элемента И модели ветви, выходы седьмого и вось-

1104522

2 ство для расчета больших сетей, содержащее блок моделирования ветвей, первый выход которого соединен с входом, а первый вход вЂ” с выходом блока управления, первый вход которого связан с первым выходом внешнего запоминающего блока, вход н второй выход которого соединены соответственно с вторым выходом и вторым входом блока моделирования ветвей, и блок элементов памяти, входной и выходной логические коммутаторы и блок поиска фрагментов среды, причем выходы блока элементов памяти соединены соответственно с входами входного логического коммутатора, выходы которого подключены соответственно к группе входов блока моделирования ветвей, первая группа выходов которого соединена соответственно с входами блока поиска фрагментов среды, а вторая группа выходов подключена соответственно к группе входов выходного логического коммутатора, выходы которого соединены соответственно с входами блока элементов памяти, а вход подключен к выходу блока поиска фрагментов среды, кроме того, блок поиска фрагментов среды содержит матрицу запЬминания направлений, узел передачи направлений, счетчик количества сдвигов и реверсивный регистр сдвига, причем первая группа входов матрицы запоминания направлений является

Изобретение относится к вычислительной технике, в частности к устройствам для обработки информации специального назначения, и может быть использовано как специализиро- 5 ванное вычислительное устройство для научно-исследовательских целей и.моделирования, а также для управления некоторыми технологическими процессами в различных отраслях промьппленности.

Известно устройство, позволяющее моделировать сети на основе сеточных моделей и решать краевые задачи тео рии поля. Устройство содержит сеточную модель, блок граничных условий, блок начальных условий и операционный усилитель 1 1 7.

Недостатком устройства являются его ограниченные функциональные sos- 20 можности.

Известно устройство, содержащее модели ветвей, блок автоматического формирования топологии, генератор импульсов и блок управления (2 7.

Недостатком этого устройства является невозможность решения игровых задач на вычислительных сетях, а также низкие эксплуатационные характеристики, связанные с высокой трудоемкос- 30 тью подготовки исходных данных. мого элементов И модели ветви соединены соответственно с входами первого и второго элементов индикации модели ветви, выход девятого элемента И модели ветви соединен с вторыми входами седьмого и восьмого элементов И и входом третьего элемента индикации модели ветви.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь модуля содержит регистр сдвига, формирователь дополнительного кода, триггер и элемент И, причем информационный вход формирователя модуля соединен с информационным входом регистра сдвига и первым входом элемента И, второй вход котороГо, Наиболее близким по технической сущности к изобретению является устройобъединенный с нулевым входом триггера, является первым входом сброса формирователя модуля, выход элемента И соединен с единичным входом триггера, единичный выход которого соединен с управляющим входом формирователя дополнительного кода и является вторым выходом формирователя модуля, синхронизирующий вход регистра сдвига является синхронизирующим входом формирователя модуля, информационный выход регистра соединен с информационным входом формирователя дополнительного кода, а вход сброса формирователя дополнительного кода является вторым входом сброса формирователя модуля.

3 1104 группой входов блока, вторая группа входов матрицы запоминания направлений соответственно соединена с выходами реверсивного регистра сдвига, выходы матрицы запоминания направлений соединены соответственно с группой входов узла передачи направлений, первый выход которого соединен с входом реверсивного регистра сдвига, второй выход связан с входом счетчика ip количества сдвигов, а третий выход является выходом блока, выход счетчика количества сдвигов объединен с входом узла передачи направлений(3).

Устройство позволяет определять оптимальные пути в неоднородных непрерывных средах, однако не решает игровые задачи на вычислительных сетях.

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возмож- ности решения задач теории дифференциальных игр.

Указанная. цель достигается тем, что в устройство для решения игровых задач на вычислительных сетях, содержащее блок управления, селектор ветви сети, селектор узла сети и модель сети, включающую модели ветвей,вве30 дены блок формирования параметров движения, включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования прира-, щений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь суммато-4О ров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирователь модуля, три сумматора, два формирова-45 теля дополнительного кода, два коммутатора, регистр сдвига, два триггера, ° элемент ИЛИ, элемент НЕ и семь элементов И, селектор ветви сети содер.жит две схемы сравнения, три триггер ра, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И и два элемента НЕ, селектор узла сети содержит три счетчика и три дешифратора, модель сети допонительно . содержит модели узлов, причем модели узлов и моделиаетвей соединены согласнотопологии сети, модель узла

522 включает три счетчика,. три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-HF., модель ветви включает три триггера, девять эле-ментов И, элемент ИЛИ и три элемента индикации„ блок управления содержит генератор импульсов, распределитель .импульсов,генератор одиночных импуль-. сов, счетчик, регистр сдвига, четыре триггера, четыре элемента И, четыре элемента ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки, элемент НЕ и группу элементов индикации, причем выход генератора импульсов соединен с первым входом первого элемента И блока управления, входом распределителя импульсов, синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхрониэирующими входами регистров сдвига и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входами схем сравнения и элементов задержки селектора ветви сети и вторыми входами третьих элементов И модулей узлов сети, выходы распределителя импульсов блока управления через группу входов первого коммутатора блока управления соединены с соответствующими входами первого элемента ИЛИ блока управления, выход и -го разряда распределителя импульсов блока управления соединен с тактовым входом генератора одиночных импульсов, входом синхро низации регистра сдвига блока управ ления, нулевым входом первого триггера блока управления, входом первого элемента задержки блока управления, входом сброса сумматора блока формирования параметров управления, входами сброса сумматоров, формирователей модуля и нулевыми входами триггеров блока формирования приращений координат, входами сброса сумматора, первым входем сброса формирователя модуля, первыми входами первого и второго элементов И блока формирования приращений функционала, вторыми входами первого и третьего элементов И, третьим входом второго элемента И и первыми входами триггеров

1104522 селектора ветви сети, вторыми входами пятого и шестого элементов И каждой модели узла сети, выход первого элемента ИЛИ блока управления соединен с первым входом второго элемен.та И блока управления, второй вход которого подключен к единичному выходу первого триггера блока управления, входы группы элементов индикации блока управления соединены с выходами счетчика блока управления, информационный вход которого соединен с выходом первого элемента И блока управления, второй вход которого соединен с входом первого эле- 15 мента индикации блока управления и подключен к единичному выходу второго триггера блока управления, единичный выход третьего триггера блока управления соединен с входом второго 20 элемента индикации блока управления и первым входом третьего элемента И блока управления, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого подключен к информационному входу регистра сдвига блока управления, единичному входу третьего триггера блока управления, первому входу четвертого элемента И блока управле- 30 ния и через второй элемент задержки блока управления вЂ” к счетному входу четвертого триггера блока управления, единичный выход которого соединен с вторым входом четвертого элемента И

35 блока управления, выход генератора одиночных импульсов блока управления соединен с первым входом второго коммутатора блока управления, первый выход которого подключен к единично- 40 му входу первого триггера блока управления, второй выход вЂ” к второму входу третьего элемента ИЛИ блока управления, а третий выход вЂ” к единичному входу второго триггера блока управле- 45 ния и первому входу четвертого коммутатора блока управления, первый вход третьего коммутатора блока управления подключен к единичному выходу первого триггера блока управ50 ления, вход первого коммутатора блока управления и вторые входы второго, третьего, четвертого, пятого, шестого, седьмого и восьмого коммутаторов блока управления соединены с общей

5S шинои устройства, выходы третьего коммутатора блока управления подключены к управляющим входам соответствующих регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выходы четвертого коммутатора блока управления соединены с входами первых элементов И моделей узлов сети, выход пятого коммутатора блока управления подключен к входу запуска генератора одиночных импульсов, вход элемента НЕ блока управления соединен с общей шиной устройства, а выход подключен к первым входам пятого, шестого, седьмого и восьмого коммувЂ” таторов блока управления, выход шестого коммутатора блока управления соединен с входом сброса счетчика блока управления, нулевыми входами первых и третьих триггеров моделей узлов и вторыми нулевыми входами вторых триггеров моделей узлов, нулевыми входами третьих триггеров моделей ветвей, выход седьмого коммутатора блока управления соединен с первыми входами второго и четвертого элементов ИЛИ блока управления, нулевым входом четвертого триггера блока управления, входами управления регистров сдвига блока формирования приращения координат, входом сброса счетчика блока формирования приращений функционала, первым входом элемента ИЛИ блока формирования приращений функционала, входами сброса счетчиков селектора узла сети, входами сброса счетчиков моделей узлов и нулевыми входами первого и второго триггеров моделей ветвей, выход восьмого коммутатора блока управления соединен с управляющим входом первого формирователя дополнительного кода блока формирования параметров управления, нулевой вход второго триггера блока управления соединен с выходом второго элемента ИЛИ блока управления, второй вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента ИЛИ модели конечного узла сети, второй вход третьего элемента И блока управления соединен с нулевыми входами первого и второго триггеров блока формирования приращений функционала и подключен к выходу элемента ИЛИ блока формирования приращений функционала, выход второго элемента И блока управления соединен с входами ввода данных регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выход первого элемен7 110452 та задержки блока управления соединен с входами сброса формирователей дополнительного кода блока формирования параметров управления, с входами сброса формирователей,дополнительного кода и вторыми входами сброса формирователей модуля блока формирования приращений координат, с входами сброса блоков дополнительного кода и вторым входом сброса формиро- f0 вателя модуля блока формирования приращений функционала,и с входами сброса схем сравнения селектдра ветви сети, выход четвертого элемента И блока управления соединен с еди- 15 ничным входом первого триггера блоisa формирования приращений координат и информационным входом первого счетчика селектора узла сети, единичный выход четвертого триггера блока уп- 2{) равления подключен к входу управления второго формирователя дополнительного кода блока формирования параметров управления, к первому входу седьмого элемента И и через элемент НЕ вЂ” 25 к первому входу третьего элемента И блока формирования приращений функци" онала, выход регистра сдвига блока управления соединен с единичным входом первого триггера блока формиро- ЗО вания приращений функционала, второй вход четвертого элемента ИЛИ блока управления подключен к выходу третьего счетчика селектора узла сети, выход первого регистра сдвига блока формирования параметров движения соединен с информационным входом первого элемента задержки этого же блока и информационным входом первого формирователя дополнительного кода 4> блока формирования приращений функционала, выходы первого, третьего и четвертого регистров сдвига блока формирования параметров движения соединены со своими информационными 4 входами через соответственно первый, второй,и третий элементы задержки этого же блока, выход второго регистра сдвига блока формирования параметров движения соединен со своим информационным входом и информационным входом второго формирователя дополнительного кода блока формирования приращений координат, выходы первого, второго и третьего элементов задержки блока формирования параметров движения соединены соответственно с информационными входами первого, третьего и четвертого формирователей

2 8 дополнительного кода блока формирования приращений координат, выходы третьего и четвертого регистров блока формирования параметров движения соединены соответственно с первым входом первого сумматора и первым входом четвертого элемента И блока формирования приращений функционала, выход первого регистра сдвига блока формирования параметров управления соединен с его информационным входом и первым информационным входом сумматора блока формирования параметров управления, выход которого подключен и информационному входу второго формирователя дополнительного кода этого же блока, выход второго регистра сдвига блока формирования параметров управления соединен с его информационным входом и информационным входом первого формирователя дополнительного кода блока формирования параметров управления, выход которого подключен к второму информационному входу сумматора блока формирования параметров управления, выход второго формирователя дополнительного кода блока формирования параметров управления подключен к первому информационному входу первого сумматора блока формирования приращений координат, информационные выходы первого, второго, третьего и четвертого формирователей дополнительного кода блока формирования приращений координат соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов И блока формирования приращений координат, управляющие входы первого и четвертого формирователей дополнительного кода блока формирования приращений координат соединены с первым выходом третьего счетчика селектора модели узла сети, второй выход которого подключен к управляющим входам второго и третьего формирователей дополнительного кода блока формирования приращений координат, единичный выход первого триггера блока формирования приращений координат соединен с вторыми входами второго и третьего элементов И блока формирования приращений координат, нулевой выход второго триггера блока форМирования приращений координат подключен к первому входу пятого элемента И, третьему входу второго элемента И, первому входу шестого элемента И и третьему входу третьего эле4522 10 нен с информационным входом второго формирователя модуля блока формирования приращений координат и вторым входом второго коммутатора блока формирования приращений функционала, 9 110 мента И блока формирования приращений координат, единичный выход второго триггера блока формирования приращений координат соединен с вторыми входами первого и четвертого элементов И блока формирования приращений координат, нулевой выход третьего триггеРа блока формирования приращений координат подключен к третьим входам первого и четвертого элемен- 0 тов И и первым входам седьмого и восьмого элементов И блока формирования приращений координат, вторые входы седьмого, пятого, шестого и восьмого элементов И блока формирования приращений координат соединены соответственно с выходами первого, второго, третьего и четвертого регистров сдвига блока формирования приращений координат, входы ввода данных регистров сдвига блока формирования приращений координат соединены с общей шиной устройства, входы третьего, четвертого, пятого и шестого сумматоров блока формирования приращений координат соединены соответственно с выходами седьмого и первого, пятого и второго, шестого и третьего, восьмого и четвертого элементов И блока формирования приращений коорди-З0 нат, выход третьего сумматора блока формирования приращений координат подключен к информационному входу первого регистра сдвига и первому входу второго сумматора блока формирования приращений координат, выход

35 которого соединен с вторым входом первого сумматора, а второй вход вЂ” с выходом четвертого сумматора и информационным входом второго регистра

40 сдвига блока формирования приращений координат, выход пятого сумматора блока формирования приращений координат подключен к информационному входу третьего регистра сдвига и пер45 вому входу седьмого сумматора, выход первого сумматора блока формирования приращений координат подключен к информационному входу первого формирователя модуля блока формирования приращении координат и первому входу

50 второго коммутатора блока формирования приращений функционала, выход шестого сумматора блока формирования приращений координат соединен с информационным входом четвертого регист ра сдвига и вторым входом седьмого сумматора блока формирования приращений координат, выход которого соедипервый выход первого формирователя модуля блока формирования приращений координат подключен через первый элемент задержки селектора ветви сети к второму входу первой схемы сравнения и непосредственно к первому входу второй схемы сравнения селектора ветви сети, второй выход первого формирователя модуля блока формирования приращений координат соединен с управляющим входом первого формирователя дополнительного кода блока формирования приращений функционала, входом второго элемента НЕ селектора ветви сети, третьими входами четвертого и шестого элементов И и вторым входом восьмого элемента И селектора . ветви сети, первый выход второго формирователя модуля блока формирования приращений координат подключен к первому входу первой схемы сравнения селектора ветви сети и через второй элемент задержки селектора ветви сети соединен с вторым входом второй схемы сравнения селектора ветви сети, второй выход второго формирователя модуля блока формирования приращений координат соединен с управляющим входом второго формирователя дополнительного кода блока формирования приращений функционала, с входом первого элемента НЕ и вторыми входами второго, пятого и шестого элементов И селектора ветви сети, единичные входы второго и третьего триггеров блока формирования приращений координат соединены соответственно с выходами первого и второго счетчиков селектора узла сети, первый и второй входы третьего сумматора блока формирования приращений функционала соединены соответственно с выходами первого и второго коммутаторов этого же блока, выход третьего сумматора блока формирования приращений функционала подключен к информационному входу формированителя модуля функционала блока формирования приращений функционала, выход которого соединен с первым входом пятого элемента И блока формирования приращений функционала, выход пятого элемента И блока формирования приращений функционала соединен с первым входом вто110452

11 рого сумматора блока формирования приращений функционала, выход которого подключен к второму входу второго элемента И и к входу регистра сдвига блока формирования приращений функционала, выход регистра сдвига блока приращений функционала соединен с первым входом шестого элемента И этого же блока. выход которого соединен с вторым входом второго сумматора бло-ка формирования приращений функционала, единичный выход первого триггера блока формирования приращений функционала соединен с вторыми входами первого, пятого и шестого элементов И1 блока формирования. приращений функционала, выход первого элемента И блока формирования приращений функционала соединен с информационным входом счетчика блока формирования приращений функционала, выход которого п*дключен к второму входу элемента ИЛИ этого же блока, выход второго элемента И блока формирования при-ращений функционала соединен с единичным входом второго триггера блока формирования приращений функционала, выход которого подключен к вторым входам третьего и седьмого элементов И блока формирования приращений функционала, выход третьего элемента И блока формирования приращений функционала соединен с третьими входами шестых элементов И моделей узлов и первыми входами треТьих

35 элементов И моделей ветвей, выход четвертого элемента И блока формирования приращений функционала подклю-. чен к второму входу первого сумматора блока формирования приращений функ.

40 ционала, выход которого соединен с информационным входом второго формирователя дополнительного кода блока формирования приращений функционала, выход которого подключен к первому входу первого коммутатора блока фор" мирования приращений функционала, второй вход которого соединен с выходом первого формирователя дополнительного кода блока формирования при50 ращений функционала, управляющие входы первого и второго коммутаторов Ъ блока формирования приращений функционала подключены к единичному выходу третьего триггера и первым входам седьмого и восьмого элементов И селектора ветви сети, второй вход четвертого элемента И блока формирования приращений функционала соединен с единичным выходом второго триггера и первыми входами третьего, четвертого, пятого и шестого элементов И селектора ветви сети, выход седьмого элемента И блока формирования приращений функционала подключен к третьему входу пятых элементов И моделей узлов и первому входу вторых элементов И моделей ветвей, первый и второй выходы первой и второй схем сравнения селектора ветви сети подключены к первому и второму входам соответственно первого и второго элементов ИЛИ селектора ветви сети, выходы первого и второго элементов ИЛИ селектора ветви сети подключены соответственно к первым входам первого и второго элементов И селектора ветви сети, третьи выходы первой и второй схем сравнения селектора ветви сети соединены соответственно с вторым входом второго и первым входом третьего элементов И селектора ветви сети, выходы первого, второго и третьего элементов И селектора ветви сети соединены соответственно с втовЂ” рыми входами первого, второго и третьего триггеров селектора ветви сети, единичный выход первого триггера селектора ветви сети подключе", к первым входам первого и второго элементов И селектора ветви сети, выход первого элемента НЕ селектора ветви сети соединен с вторыми входами первого, третьего и четвертого элементов И селектора ветви сети, выход второго элемента НЕ селектора ветви сети соединен с третьими входами третьего и пятого элементов И и вторым входом седьмого элемента И селектора ветви сети, выходы первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого элементов И селектора ветви сети соединены с первыми входами первых элементов И соответствующих моделей ветвей, разрядные выходы первого и второго счетчиков селектора узла сети соединены с входами первого и второго дешифраторов селектора узла сети, выход переполнения первого и второго счетчиков селектора узла сети соединены соответственно с информационными входами второго и третьего счетчиков селектора узла сети, первый и второй выходы третьего счетчика селектора узла сети подключены к первому и второму входам третьего дешифратора селектора узла сети, выходы первого, вто13 1104$ рого и третьего дешифраторов селекто6 ра узла сети соединены соответстьенно с первыми, вторыми и третьими входами четвертых элементов И соответствующих моделей узлов, выход первого элемента И модели узла соединен с первым входом первого элемента ИЛИ модели узла, выход которого соединен с первым входом второго элемента И модели узла, нулевые выходы первого 10 и третьего триггеров модели узла соединены с вторым и третьим входами второго элемента И модели узла, выход которого подключен к единичному входу второго триггера модели узла, единичный выход, которого соединен с первым входом третьего элемента И и вторым входом элемента ИЛИ-НЕ модели узла, первый вход которого соединен с единичным выходом первого 20 триггера модели узла и первым входом четвертого элемента И соответствующей модели ветви, выход третьего элемента И модели узла соединен с первыми входами второго и третьего элемен- 25 тов ИЛИ и информационным входом второго счетчика модели узла, выход четвертого элемента И модели узла соединен с первыми входами пятого и шестого элементов ИЛИ модели узла и вторым входом первого элемента И соответствующих моделей ветвей, выход пятого элемента И модели узла подключен к второму входу второго элемента ИЛИ модели узла, выход которого соединен с информационным входом первого счетчика модели узла, выход первого счетчика модели узла подключен к единичному входу первого триггера модели узла, выход второ40

ro счетчика модели узла подключен к первому входу сброса второго триггера модели узла, выход шестого элемента И модели узла подключен к второму входу третьего элемента ИЛИ мо45 дели узла, выход которого соединен с информационным входом третьего ,счетчика модели узла, выход третьего счетчика модели узла подключен к единичному входу третьего триггера модели узла, единичный выход которого

50 соединен с третьим входом элемента ИЛИ-2НЕ модели узла и первым входом пятого элемента И соответствующей модели ветви, выход элемента ИЛИНЕ модели узла соединен с первым входом шестого элемента И соответствующей модели ветви, входы с второго по (-й первого элемента ИЛИ модели узла соединены с единичными выходами третьих триггеров соответствующих моделей ветвей (вЂ” число смежных моделей ветвей), входы с второго по Г -й четвертого элемента ИЛИ модели узла соединены с выходами девятых элементов И соответствующих моделей ветвей, выход четвертого элемента ИЛИ модели узла соединен с первым входом девятых элементов И соответствующих моделей ветвей, выход первого элемента И модели ветви соединен с вторыми входами второго и третьего элементов И модели ветви, выходы которых подключены к единичным входам соответственно первого и второго триггеров модели ветви, единичный выход первого триггера модели ветви соединен с вторым входом четвертого и первым входом седьмого элементов И модели ветви, единичный выход второго триггера модели ветви соединен с вторым входом пятого и первым входом восьмого элементов И модели ветви, выходы четвертого и пятого элементов И модели ветви подключены к входам элемента ИЛИ модели ветви, выход которого соединен с вторым входом шестого элемента И модели ветви, выход шестого элемента И модели ветви соединен с единичным входом третьего триггера модели ветви, единичный выход которого подключен к второму входу девятого элемента И модели ветви, выходы седьмого и восьмого элементов И модели ветви соединены соответственно с входами первого и второго элементов индикации модели ветви, выход девятого элемента И модели ветви соединен с вторыми входами седьмого и восьмого элементов И и входом третьего элемента индикации модели ветви.

Кроме того, формирователь модуля содержит регистр сдвига, формирователь дополнительного кода, триггер и элемент И, причем информационный вход формирователя модуля соединен с информационным входом регистра сдвига и первым входом элемента И, второй вход которого, объединенный с нулевым входом триггера, является первым входом сброса формирователя модуля, выход элемента И соединен с единичным входом триггера, единичный выход которого соединен с управляющим входом формирователя дополнительного кода и является вторым выходом формирователя модуля, синх15 110452 ронизирующий вход регистра сдвига является синхронизирующим входом форвЂ” мирователя модуля, информационный выход регистра соединен с информационным входом формирователя дополнительного кода, а вход сброса формирователя дополнительного кода является вторым входом сброса формирователя модуля.

На фиг, 1 изображена структурная )о схема устройства для решения игровых задач на вычислительных сетях на фиг. 2 вЂ” структурная схема блока управления на фиг. 3 вЂ” структурные схемы блока формирования параметров движения и блока формирования параметров управления, на фйг. 4 вЂ” структурная схема блока формирования приращений координат, на фиг, 5 вЂ” структурная схема блока формирования прира- рб щений функционала; на фиг. 6 вЂ” структурная схема селектора ветви сети; на фиг. 7 вЂ” структурная схема селектора узла сети; на фиг. 8 вЂ” структурная схема модели сети; на фиг. 9 структурная схема модели узла сети, на фиг. 10 вЂ” структурная схема модели ветви сети.

Устройство для решения игровых задач на вычислительных сетях (фиг.1) содержит модель 1 сети, блок 2 управления, блок 3 формирования параметров движения, блок 4 формирования параметров управления, блок 5 формирования приращений координат, блок 6 формирования приращений функционала, селектор 7 ветви сети и селектор 8 узла сети.

Блок управления (фиг. 2) содержит генератор 9 импульсов, распределитель 10 импульсов, генератор 11 одиночных импульсов, счетчик 12, регистр 13 сдвига, триггеры 14 вЂ” 17, элементы И 18-21, элементы ИЛИ 22-25, коммутаторы 26-33, элементы индика- 4 ции 34 и 35, элементы задержки 36 и 37, элемент НЕ 38, группу элементов индикации 39, шины 40-54.

Блок формировация параметров движения (фиг. 3) содержит регистры 5558 сдвига, элементы задержки 59-61, 50 шины 40, 44, 47, 62-68.

Блок формирования параметров управления (фиг. 3) содержит регистры 69 и 70 сдвига, формирователи 71 и 72 дополнительного кода, сумматор 73, шины 40, 44-47, 49, 51 и 74.

Блок формирования приращений коор-. динат (фиг. 4) содержит формировате16 ли 75-78 дополнительного кода, регистры 79-82 сдвига, сумматоры 83-89, формирователи 90 и 91 модуля приращения координат, триггеры 92-94, элементы И 95-102, шины 40, 45, 46, 50, 53, 62, 64, 65, 67, 74, 103-112. Формирователь 90 модуля приращения координат содержит элемент И 113, регистр 114 сдвига, формирователь 115 дополнительного кода, триггер 116 (формирователь 91 аналогичен формирователю 90).

Блок формирования приращений функционала (фиг. 5) содержит счетчик 117, формирователь 118 модуля приращения функционала, сумматоры 119 вЂ 1, формирователи 112 и 123 дополнительного кода, коммутаторы 124 и 125, регистр 126 сдвига, триггеры 127 и 128, элемент ИЛИ 129, элемент НЕ 130, элементы И 131-137 шины 40, 43, 45, 461 51 52т 53 63ч 68 10?э 108ь

110, 112, 138-141.

Селектор ветви сети (фиг. 6) содержит схемы 142 и 143 сравнения, триггеры 144-146, элементы задержки 147 и 148, элементы ИЛИ 149 и

150, элементы И 151-161, элементы НЕ 162 и 163, шины 40, 45, 46, 109-112, 138, 139 и 164.

Селектор узла сети (фиг. 7) содержит счетчики 165-167, дешифрато- . ры 168-170, шины 50, 53, 54, 103-106,,171 вЂ 1.

Модель сети (фиг. 8) содержит мо дели узлов 174 и модели ветвей 175.

Модель сети строится в виде плоской прямоугольной решетки, покрывающей пространство координат решения (X,У).

Каждая модель .узла 174 соединена с соседними моделями узлов, входящими и исходящими моделями ветвей, и соответствует точке X;,. Y. пространства (Х, Y), где i 1,2,...,М; j

2,... М . Количество моделей узлов, равное М М выбирается из условия требуемой точности моделирования.

Модель узла 1?4 сети (фиг. 9) содержит счетчики 176-178, триггевЂ” ры 179-181, элементы И 182-187, элементы ИЛИ t88-191, элемент ИЛИ-НЕ 192 шины 40-42, - -5, 48, 53,140„141, 171 вЂ” 173, 193-199.

Модель ветви 175 сети (фиг. 10) содержит триггеры 200-?02, элементы И 203-211 элемент ИЛИ 212, элементы индикации 213-215, шины 41, 53, 140, 141, 164, 193-199.

1104522 начального (Х„, У,-) в: конечное (Х

О, У„= О) при условии действия противодействующего параметра v, в качестве которого> может рассматривать5 ся любое возмущение, например, изменение нагрузки на технологическ1пЪ процесс (или объект). В этом случае требуется определить параметры управления 0 и и из условия

1О к

11 12 (3 f вЂ” =с X+ a Y+ О+ч с1+ 2 22 (2) где Х и У вЂ” координаты состояния процесса, описываемого уравнениями (1) и (2); вЂ” параметры двк ения процесса, i 1,2; j = 1,2, U вЂ” первый параметр управления; !

v вЂ” второй параметр управлевЂ” ния.

Параметры управления ограничены

)UI=U, (v) ч, 0 ) ч (з)

Уравнениями (1) и (2) может описываться технологический процесс (или объект) любой физической природы, причем Х и У характеризуют состояние технологического процесса (или объекта), с1;. вЂ” параметры, определяющие характер движения (изменения состояния) технологического процесса (или объекта); О вЂ” первый параметр управления технологическим процессом (или объектом), например, сила тока, напряжение, количество топлива, температура и т.п.; ч вЂ” второй параметр управления технологическим процессом (или объектом). 35

Возможны два типа задач управления технологическим процессом (или объектом).

dt .

rni 11 состояние тех-40 (или объекта) помощью двух

U u ч из о yo) об еспечив 45 вида

1и) и 1и1и

0 ч

Со 50

Первый тип задач имеет место, когда технологический процесс (или объект) согласованно управляется двумя параметрами U и ч.

При втором типе задач состояние технологического процесса (или объекта) необходимо перевести с помощью одного управляющего параметра 0 из

Задачи теории дифференциальных игр задаются дифференциальными уравнениями вида. В первом типе задач нологического процесса необходимо перевести с управляющих параметров начального состояния (X нечное (Х = О, У1, = О) оптимизацию функционала

P ешение указанных задач заключается в определении траекторий в пространстве состояний (Х,У), параметров управлений 0 и v и значения функционала, удовлетворяющие условиям (1-4), для первой задачи и условиями (1-3 и 5) для второй задачи.

Устройство для решения игровых задач на вычислительных сетях решает поставленные задачи теории дифференциальных игр следующим образом.

Пространство (Х, У) изменения координат технологического процесса (или объекта) задается моделью 1 сети, функционирующей по сигналам бло ка 2 управления.

Параметры и движения технологического процесса (или объекта) формируются по сигналам блока 2 управления блоксм 3 формирования параметров движения и поступают в блок 5 формирования приращений координат и в блок 6 формирования приращений функционала.

Тип решаемой задачи (первая и вторая) задается с помощью блока 2 управления.

Параметры U n v, управления формируются по сигналам блока 2 управления блоком 4 формирования параметров управления и поступают в блок 5 формирования приращений координат, который по соотношениям (1) и (2) формирует приращения а Х и и У координат для текущих значений координат (Х;, У.), задаваемых селектором 8 узла сети по сигналам блока 2 управления. Селектор 8 узла сети осуществляется выбор узла модели 1 сети, соответствующего текущему значению координат (Х;, У.). Селектор 7 вет1 ви сети по сигналам приращений координат блока 5 формирования приращений координат выбирает в модели l ce11045

19 ти модель ветви, соответствующую текущим приращениям координат и исходящую из модели узла, выбранной селектором 8 узла сети. Блок 6 формирования приращений функционала

5 по сигналам блока 2 управления иэ выходных сигналов блока 3 формирования параметров движения, блока 5 формирования приращений координат и севЂ” лектбра 7 ветви сети формирует прира- )0 щение функционала для модели ветви, выбранной в модели 1 сети выходными сигналами селектора 7 ветви сети и селектора 8 узла сети. Приращение функционала, сформированное блоком 6, записывается в соответствующей модели узла модели 1 сетв, а знак параметров управления 0 и v соответствующий этому приращению функционала, з.аписывается в модель ветви модели 1 щ0 сети по сигналам блока 2 управления и блока 6 формирования приращений функционала. После окончания процессе записи приращений функционала во все модели узлов модели 1 сети селек- р тор 8 узла сети вырабатывает сигнал,,по которому блок 2 управления заканчивает процесс настройки модели 1 сети на заданные параметры движения и заданные ограничения (3} на параметры управления:

После окончания процесса настройки модели 1 сети с помощью блока 2 управления устройства переводят в режим решения задач теории дифференциальных игр и выходным сигналом блока 2 управления запускается модель узла модели 1 сети, соответствующая, начальным значениям координат (Х,!, У ), и одновременно блок 2 управле40 ния запускает измеритель значения функционала. Сигнал возбуждения начального узла модели 1 сети распространяется по моделям узлов и ветвей модели 1 сети с временной задержкой, 45 пропорциональной приращению функционала для каждого узла сети. В момент достижения конечного узла модели 1 сети, которому соответствует состояние (Х = О У = О) модель конечноК К

50 го узла модели 1 сети вырабатывает сигнал останова измерителя значения функционала в блок 2 управления,, а также возбуждает сигнал индикации траекторий в пространстве состояний (Х, У), который распространяется из модели конечного узла в модель начального узла. Этот сигнал возбуждает индикацию моделей ветви моде22 20 ли 1 сети, иэ которых формируется траектории, изменения состояния тех- . нологического процесса (или объекта), а также возбуждает индикацию знака управляющих параметров LI и ч, записанных в моделях ветви модели 1 сети. Таким образом, индикация модели 1 сети дает информацию о траектории изменения состояния технологического процесса (или объекта) и о знаке управляющих параметров 0 и ч для каждого состояния технологического процесса (или объекта), а блок 2 управления измеряет значение функционала (4) и (5) в зависимости от типа решаемой задачи, т.е. время переходного процесса из начального состояния в конечное.

Такое функционирование устройства для решения игровых задач на вычислительных сетях можно организовать, например, следующим образом.

С помощью блока 2 управления задаются режимы работы устройства: начальная установка, настройка параметров движения и управления, настройка модели 1 сети, решение задачи и возврат в начальное состояние °

Начальная установка задается коммутаторами 31 и 32, выполненными, например, в виде кнопочных переключателей. В исходном состоянии на выходах коммутаторов 31 и 32 дейст вует сигнал логического нуля. При замыкании коммутаторов 31 и 32 на их выходах начинает действовать сигнал логической единицы с выхода элемента НЕ 38. Сигнал логической единицы с выхода коммутатора 32 через элементы ИЛИ 23 и 25 поступает на входы триггеров 15 и 16, сбрасывая их в нулевое состояние, а также устанавливает триггер 17 в нулевое состояние и по шине 53 поступает в блок 5 формирования приращений координат, в блок 6 формирования прираще-! ний функционала, в селектор 8 узла сети и во все модели узлов 174 и модели ветвей 175. Сигнал логической единицы,,действующий на шине 53 блока 5, поступает на входы управления регистров 79-82 сдвига и обеспечивает запись нулевых кодов, так как.их шины ввода данных подключены к шине логического нуля. В блоке 6 сигнал логической единицы на шине 53 обеспечивает сброс счетчика 117 и через элемент HJIH 129 установку в нулевое состояние триггеров 127 и 128.

1104522

В селекторе 8 узла сети сигнал логической единицы на шине 53 обеспечивает сброс счетчиков 165-167 в нулевое состояние. В моделях узлов 174 сигнал логической единицы на шине 53 5 обеспечивает сброс в ноль счетчиков 176-178. В моделях ветвей 175 сигнал логической единицы на шине 53 сбрасывает триггеры 200 и 20 1 в нулевое состояние.

Сигнал логической единицы с выхода коммутатора 3 1 сбрасывает в нулевое состояние счетчик 12 и по шине 41 поступает в модель 1 сети во все модели узлов 174 и модели ветвей 175.

В моделях узлов 174 сигнал логической единицы на шине 41 обеспечивает сброс триггеров 179-181 в нулевое состояние, а в моделях ветвей 175 сброс в нулевое состояние.тригге- 0 ра 202.

При размыкании коммутаторов 31 и 32 на их выходах устанавливается сигнал логического нуля. Режим настройки параметров движения и управления задается коммутатором 27, с помощью которого подключают выход генератора 11 одиночных импульсов к второму входу триггера 14. Генератор 9 импульсов вырабатывает последова- 30 тельность тактовых импульсов, из которых распределитель 10 импульсов формирует по и -параллельным каналам и- последовательностей импульсов частоты Е /и, где Е вЂ” тактовая частота генератора 9. С помощью коммутатора 26, выполненного, например, в виде клавишного переключателя, набирают заданный двоичный код одного из параметров движения или управления4, В двоичных разрядах набранного двоичного кода коммутатор 26 подключает. соответствующий выход распределителя 10 импульсов к одному из входов элемента ИЛИ 22, на выходе которого

45 формируется последовательный двоичный код заданного параметра.

Если диапазон представления параметров движения и управления, а также координат Х и У ограничен величии1

50 ной 2, то разрядность регистров сдвига и выбирается из условия ,и ) 2 rn + 4. Отрицательные параметры движения набираются на коммутаторе ?6 в дополнительном коде, причем последний и -й разряд набираемого кода является знаковым.

С помощью коммутатора 28 выбирают один из регистров 55-58 сдвига блока 3, соответствующий настраиваемо-му параметру движения, или однц из регистров 69 и 70 сдвига блока 4, соответствующий настраиваемому параметру управления. Коммутатор 28, выполненный, например, в виде клавишного переключателя, подключен прямой выход триггера 14 к входу управления выбранного регистра 55-58 или 69 и 70 сдвига. Для настроики блока 3 или блока 4 на заданный параметр движения или управления запускают с помощью коммутатора 30, выполненного, например, в виде кнопочного переключателя, генератор 11 одиночных импульсов. Выходной импульс генератора 11 одиночных импульсов устанавливает триггер 14 в единичное состояние, в котором триггер .14 находится и тактов, после чего возвращается в нулевое состояние сигналом последнего выхода распределителя 10 импульсов.

Сигнал прямого выхода триггера 14 поступает через коммутатор 28 на вход управления выбранного регистра 55-58 или 69 и 70, на вход ввода данных которого по шине 44 через элемент И 18 поступает последовательный двоичный код параметра, набранного на коммутаторе 26. Под действием выходных сигналов генератора 9 импульсов, поступающих по шине 40, последовательный двоичный код заданного параметра записывается в один иэ регистров 55-58 или 69 и 70 сдвига.

Аналогично в регистры 55-58 сдвига записываются параметры движения а а „а и а 12 соответственно а в регистры 69 и 70 сдвига максимальные значения параметров управления U и ч„, соответственно.

После окончания процесса настройки параметров движения и управления устройство с помощью коммутатора 27 блока 2 управления переводится в режим настройки модели 1 сети. В этом режиме коммутатор 27 подключает выход генератора 11 одиночных импульсов к второму входу элемента ИЛИ 24. Настройка модели 1 сети осуществляется последовательным опросом моделей узлов 174 и исходящих моделей ветI вей. 175, начиная с конечного узла, расположенного постоянно в начале координат Х = О, Ук = О. Запуск процесса настройки модели 1 сети осуществляется запуском генератора 11 одиночных импульсов с помощью ком110452

23 мутатора 30. Генератор 11 одиночных импульсов выделяет один импульс из последовательности импульсов на последнем выходе распределителя 10 импульсов. Выходной сигнал генератора 11 5 одиночных импульсов поступает через коммутатор 27 на выход элемента ИЛИ 24 устанавливает триггер 16 в единичное состояние и записывается в регистр 13 сдвига под действием импульса послед 10 него выхода распределителя 1Оимпульсов . Регистр 13 сдвига на три разряда выполняет функцию дискретной задержки на 3 h тактов, за время которой блок 5 и селектор 7 ветви сети формируют сигналы выбора модели ветви 175, исходящей из модели узла 174, выбранной селектором 8 узла сети. Спустя 3 h тактов выходной сигнал регистра 13 сдвига блошка 2 ро управления поступает по шине 52 в блок 6 формирования приращения функционала и устанавливает триггер 127 (фиг. 5) в единичное состояние. Сигнал прямого выхода триггера 127 отк- 25 рывает элемент И 134, через который на информационный вход счетчика 117 начинают поступать по шине 45 импульсы последнего выхода распределителя 10 импульсов блока 2 управления.

Сигналы переполнения счетчика 117 через элемент ИЛИ 129 поступают по шине 43 в блок 2 управления, где проходят через элементы И 20,ИЛИ 24 и через время задержки в регистре 13 35 сдвига устанавливают триггер 127 в единичное состояние. На выходе элемента ИЛИ 24 формируется управляющая последовательность импульсов, по которой осуществляется автоматический процесс настройки модели 1 сети следУющим образом.

Триггер 17 под действием управляющей последовательности импульсов, поступающей на его счетный вход через ,элемент задержки 37, на длительность импульса генератора 9 поочередно изменяет свое состояние из нулевого в единичное, из единичного в нулевое и т.д. В результате на шину 50 проходит каждый второй импульс управляю! щей последовательности, а на шине 51 поочередно действуют сигналы логического нуля и единицы. Последовательность импульсов, действующих на шине 50 блока 2 управления, поступает в селектор 8 узла сети (фиг, 7), где последовательно изменяет состояниесчетчика 165, задаюше"о, например, 24 адрес модели узла 174 по координате Х. Сигналы переполнения счетчика 165 последовательно изменяют состояние счетчика 166, задающего адрес модели узла 174 по координате У. Сигналы переполнения счетчика 166 последовательно изменяют состояние двухразрядного счетчика 157, задающего номер квадрата в пространстве координат (Х, У). Выходные сигналы счетчиков 165-167 через соответствующие дешифраторы 168-170 возбуждают сигнал логической единицы на соответствующих шинах 171-173, которые выбирают соответствующую модель узла 174 с помощью элемента И 185 (фиг ° 9) и связанные по шине 197 с этой моделью узла 174 исходящие модели ветвей 175 (фиг. 10).

Последовательность сигналов логического нуля и единицы, формируемая на шине 51 блока 2 управления, поступает в блок 4 формирования параметров управления, который работает следующим образом. В регистрах 68 и 70 сдвига на и разрядов хранятся максимальные значения параметров управления 0 и ч соответственно, двоичный код которых непрерывно сдвигается, начиная с младшего разряда, на первый вход сумматора 73 и информационный вход формирователя 7 1 дополнительного кода. По шине 49 от блока 2 управления в зависимости от положения коммутатора 33 поступает сигнал логического нуля (устройство решает первый тип задач управления) либо сигнал логической единицы (устройство решает второй тип задач управления). Формирователь 71 дополнительного кода в случае сигнала логической единицы на шине 49 преобразует выходной двоичный код регистра 70 сдвига в дополнительный код, а в случае сигнала логического нуля на шине 49 пропускает без изменения на второй вход сумматора 73 двоичный код регистра 70 сдвига..

Сумматор 73 формирует на выходе последовательный двоичный код суммы параметров управления U + ч,„ (первый тип задач управления) либо разности О,„ вЂ” ч,„ (второй тип задач управления). Формирователь 72 дополнительного кода по сигналам логической единицы на шине 5 1 преобразует выходной двоичный код сумматора 73 в дополнительный код, а в случае

1104

522

25 действия сигнала логического нуля на шине 51 пропускает без изменения выходной двоичный код сумматора 73 на шину 74. Сдвиг двоичных кодов в регистрах 69 и 70 осуществляется выходными сигначами генератора Э импульсов блока 2 управления, действувЂ” ющими на шине 40. В конце каждого ь-го такта осуществляется возврат блоков 71 и 72 дополнительного кода 7ð в исходное состояние последовательностью импульсов, поступающих на шину 46 с последнего выхода распредевЂ” лителя 10 импульсов блока 2 управления через элемент задержки 36 на дли-15 тельность импульса. Последовательность импульсов на шине 45 блока 2 управления блокирует в сумматоре 73 перенос из последнего n-ro разряда.

Блок 5 формирования приращений 2р координат в процессе настройки модели 1 сети вычисляет приращения координат а X и и У, соответствующие согласно соотношениям (1) и (" ) текущим значениям координат Х и У, опрашиваемых селектором 8 узла сети, а также двум значениям параметров управления -+)U Ч !и-(U +v 1 для первоm mi ш ttt( го типа задач управления либо+ (7 -v ) tt- („-Ч д

rn ttt l

- „-Ч„ для ьторого типа задач управления.

Работу блока 5 формирования приращений координат рассмотрим с момента формирования импульсного сигнала на шине 50 блока 2 управления, которыи устанавливает триггер 94 в еди35 ничное состояние. Триггер 94 в единичном состоянии открывает сигналом прямого выхода элементы И 98 и 100, которые подключают выход формирова4Р . телей 76 и 77 дополнительного кода к входам сумматоров 84 и. 85 соответственно. Последовательные двоичные . коды параметров а „ и а„, сдвигаемые, начиная с младшего разряда, с выхо45 дов регистров 56 и 57 блока 3, поступают по шинам 64 и 65 соответственно и через формирователи 76 и 77, элементы И 98 и 100 и на входы сумматоров 84 и 85 соответственно. Последовательные двоичные сумматоры 84

50 и 85 за и тактов суммируют содержимое регистров 80 и 81 соответственно с двоичными кодами параметров а

21 и а,, соответственно, а результаты суммирования 2 а и 2 а . сдви21 11 гаются под действием тактовых импульсов на шине 40 в регистры 80 и 81 соответственно. Формирователи 76 и 77 дополнительного кода пропускают двоичные коды параметров а и а

21 tt без изменения, если координата Х положительна и на шине 104 селектора 8 узла сети действует нулевой сигнал. Если координата Х отрицательна, то на шине 104 селектора 8 узла сети действует единичный сигнал, кото рый переключает формирователи 76 и

77 в режим формирования дополнительвЂ” ного кода. После каждого и --го такта триггер 94 возвращается в нулевое состояние сигналом, поступающим по шине 45 блока 2 управления. Таким образом, в процессе опроса селектором 8 координаты Х в регистрах 80 и 8 1 накапливаются алгебраические суммы параметров 2 а и, а 22 71 которые равны величинам а Х и а Х.

27 71

В случае переполнения счетчика 165 (фиг. 7) селектора 8 счетчик 166 изменяет свое состояние на единицу, а сигнал переполнения по шине 106 устанавливает триггер 93 (фиг. 4) в единичное состояние. Триггер 93 в единичном состоянии блокирует элементы И 97-100, стирая этим содержимое регистров 80 и 81, а также подключает через элементы И 96 и 102 выходы формирователей 75 и 78 дополнительного кода к входам сумматоров 83 и 86 соответственно. Последовательные ! ,цвоичные коды параметров а и а

22 12 поступают, начиная с младшего разряда, с выходов 62 и 67 блока 3 формирова.ния параметров движения в блок 5 формирования приращений координат и через формирователи 75 и 78, элемейты И 96 и 102 на входы сумматоров 83 и 86 соответственно. Последовательные двоичные сумматоры 83 и 86 за и тактов суммируют содержимое регистров 79 и

82 соответственно с двоичными кодами параметров а 22 и а 1 соответст12 венно, а результаты суммирования

Б:а 22 и .Са сдвигаются в регист!

2 ры 79 и 82 соответственно.

Формирователи 75 и 78 дополнительного кода пропускают двоичные коды параметров а и а 2 без изменения

1 если координата У положительна и на шине 103 селектора 8 узла сети действует нулевой сигнал, либо в допол-, нительном коде, когда координата У отрицательна и на шине 103 действует единичный сигнал. Спустя 7 тактов триггер 93 возвращается в нулевое состояние сигналом, поступающим по шине 45 блока 2 управления. Таким об11045

27 разом, в процессе опроса селектором 8 координаты У в регистрах 79 и 82 накапливаются алгебраические суммы параметров W.22 и а„, которые равны величинам ау и а у соответствен- 5 . 12 но. Последовательный двоичный сумматор 87 суммирует содержимое регистров 79 и 80 сдвига, формируя двоичный код величины а Х + а У. Последо-

2.1 вательный двоичный сумматор 88 сумми- 10 рует содержимое регистров 81 и 82 сдвига, формируя двоичный код величины а„„Х + а„У.

Последовательный двоичный код параметров управления поступает по ши- 15 не 74 с выхода блока 4 на второй вход сумматора 88 блока 5. Сумматор 88 формирует двоичный код величин а,Х + а + (" + ), либо а Х+ а УвЂ”

2 Zl

+ ч,„} для первой задачи управле- 2П ния и. AX + а У +(U -÷„,), либо а „,Х+

+ а У -(О -ч ) для второй задачи ynzz равления. Последовательный двоичный код с выхода сумматора 88 сдвигается в лразрядный регистр 114 сдвига .25 формирователя 90 модуля и формирователг 9 1 модуля.

Формирователь 115 дополнительного кода формирует двоичный код абсолютной величины приращения (4У(следу- gp ющим образом. Если в регистр 114 записывается дополнительный код, то в п-м такте срабатывает элемент И 113, выходной сигнал которого переводит в конце и -ro такта триггер 116 в единичное состояние. Единичный сигнал прямого выхода триггера 116 переключает формирователь 115 в режим формирования дополнительного кода и поступает в виде сигнала отрицательного 4О знака на выходную шину 110. В результате формирователь 115 преобразует дополнительный код регистра 114 в прямой код, который поступает на выходную шину 109.

Если в регистр 114 формирователя 90 записывается прямой код, то триггер 116 сохраняет нулевое состояние, так как элемент И 113 не срабатывает. В этом случае формирователь 115 пропускает без изменения содержимое регистра 114 на выходную шину 109, а на выходной шине 110 действует нулевой сигнал.

Аналогично функционирует формиро" 55 ватель 91 модуля, который формирует двоичный код абсолютной величины приращения (ЬХI на выходной шине 111 и сигнал отрицательного знака приращения, ДХ на выходной шине 112.

Спустя каждые и тактов формирователи 75-78 и 115 сбрасываются в исходное состояние сигналами, наступающими с выхода 46 блока 2 управления.

Цепи блокировки переноса сумматоров 83-89 срабатывают через и тактов по сигналам, поступающим по шине 45 блока 2 управления.

В случае переполнения счетчика 166 (фиг. 7) селектора 8 счетчик 167 изменяет свое состояние на единицу, устанавливает триггер 92 (фиг. 4) в единичное состояние. Сигнал инверсного выхода триггера 92 блокирует элементы И 95 и 96, 101 и 102, стирая содержимое регистров 79 и 82. Спустя и тактов триггер 92 возвращается в нулевое состояние сигналом, действующим на шине 45. Селектор 7 ветви сети (фиг. 6) работает следующим образом.

Двоичные коды абсолютных величин приращений координат 4У! и (ЛХ l поступают по шинам 109 и 111 из блока 5 формирования приращений координат. Элементы задержки 147 и 148 (на такт обеспечивают сдвиг на один разряд выходных последовательных двоичных кодов по отношению к входным двоичным кодам. Гак как на входы 109 и 111 двоичные коды поступают, начиная с младших разрядов, то сдвиг осуществляется на один разряд в сторону старших разрядов. Следовательно, на выходах элементов задержки 147 и

148 действуют последовательные двоич- ные коды величин 2(ЬУI и 2 (4XI соответственно.

Схемы 142 и 143 сравнения сравнивают двоичные коды приращения (4Х с удвоенным значением приращения(4У! и приращения(4У! с удвоенным значением приращения(4 Х I соответствен- но. На первом, втором или третьем выходах схемы 142 сравнения формируется сигнал логической единицы, если (4 (1 (4Ч (1 (4у(1 вЂ” < вЂ”,, вЂ” = вЂ”, либо )

fhXI 2 f4x f 2 (4X( соответственно. На первом, втором и третьем выходах схемы 143 сравнения формируется сигнал логической единицы, если (4"! с 2, 4"! = 2, либо (4x I (4х() 2 соответственно. На выходах элементов ИЛИ 149 и 150 формируется сигнал логической единицы, если

1104522

29 30 вЂ” - - с 1/2 и д < 2

laX l 1lI x i

< 2 соответственн<.. Этот сдвиг обеспечивается элементct работа схем 142 и 143 сравнения синх вЂ” ми задеРжки 60 и 61 на такт в блоронизируется сигналами, поступающими ке 3 формирования параметров движепо шине 40 блока 2 управления, с выходной lllHHbl 46 KQToporo поступают е Ра Bzz с и |вае с выхо, а 63 через каждые и тактов сигналы сброса лока 3, сдвигается на один разряд блока схем 142 и 143 сравнения. в сторону младших разрядов и поступаB зависимости от комбинации сигет на входную шину 63 блока 6. На шину 138 поступает выходной сигнал один из триггеров 144 вЂ” 146 устанавливается в единичное состояние по имслучае диагональной ветви подключает пульсу на шине 45, поступающему с помощью элемента И 131 шину 68 от блока 2 управления. Например, триг- к входу сумматора 119. Последовательгеры 144-146 устанавливаются в еди- 15 жй двоичный сУмматоР 119 фоРмиРУет ничное состояние если 0 с ldll <1/2. двоичный код суммы параметров 1/2(»

У t 11

tagl (д ) + а, ) в случае диагональной ветви, 1/2 « 2 и 2 с соответственно.

1дхl либо двоичный код 1/2 а в остальных

Три указанных случая соответствуют случаях. Формирователи 122 и 123 выбору горизонтальной, диагональной 20 дополнительного кода пРопУскают без или вертикальной модели ветви 175. изменения входные двоичные коды, есНа входы 110 и 112 селектора 7 вет- ли на шинах 112 и 110 действуют нулеви сети поступают сигналы знаков вые сигналы, либо преобразует их

IlpHpBII1eHHA д у H Q X C BblXopoB 6JIO В дополнительные Коды eCJIH На ШИ ка 5 форм ования прира ен и коорди- 25 нах 1 l2 и 110 действуют единичные нат. С помощью элементов И 154-161 сигналы, которые поступают с выходов по сигналам триггеров 144-146, элеблока 5 формирования приращений коорментов НЕ 162 и 163 и сигн „ам эна динат. Ко Утаторь! 124 и 125 в завипр ащен и дХ и ду на шинах 112 симости от сигнала на шине 139 под и 110 формируется сигнал логической

30 ключают к входам сумматора 120 шиединиць, на одном из вь, одов 164 ко ны 108 либо 107 и выходы формирове торый поступает в модель 1 сети, телей 122 либо 123 Если на шину 139 в модели ветвей 175 и на вход элемен- . с выхода селектоРа 7 ветви сети поста И 2Р5 (фиг. 1P) . На выходах эле- тУпает нУлевой сигнал, то коммУтаментов И 154 и 155 формируется сигнал, торы l24 и 125 подключают к первому

1. выбора левой или правой горизонт „ь- и ВТОРОМУ вход™ сУ атора 120 выход

35 ной модели ветви 175 исходящей из фоРмировате Я 122 дополнительного модели узла l 74, выбранной селектокода и входную шину 107. В случае ром 8. На выходах элементов И 156единичного сигнала на шине 139 к

159 формируется сигнал для верхней- входам сумматора 120 подключаютсЯ вы40 нижнеи правой. и верхней вЂ” нижней ле- ход формирователЯ l23 дополнительного вой диагональной модели, ветви 175 кода и входная шина 108. На выходе соответственно. На выходах элемен- доследовательного сУмматоРа 120 фор тов И 160 и 161 формируется сигнал мируетсЯ двоичный код обРатной велидля верхней или нижней вертикальной чины приращения функционала (4), 45 модели ветви 175 соответственно. Еди- который преобразуется формироватеничный сигнал на шинах 138 и 139 со- лем l18 модуля в прямой код абсолютt ответствуют выбору диагональных или нол величины. Формирователь 118 анавертикальных моделей ветвей 175. логичен блоку 90 блока 5. Спустя кажБлок 6 (фиг. 5) формирует прира- дые и тактов цепи блокировки перенощения функционала следующим образом. сов сумматоров 119-121 срабатывают

На шины 66 и 68 блока 6 поступают по сигналам, поступающим по шине 45 с выходов блока 3 двоичные коды па- блока 2 управления, с выходной шираметров а„„ и а„, сдвинутые на один ны 46 которого поступают сигналы разряд в сторону младших разрядов сброса формирователей 112 и 123 дополпо отношению к двоичным кодам при- кительного кода и формирователя 118

55 ращении координат ду и дХ, которые модуля. Импульсы синхронизации поступоступают на шины 108 и 107 блока 6 пают на входы формирователя 118 мос выходов блока 5 соответственно. . дуля и регистра 126 сдвига по шине 40

1104522

31 от блока 2 управления. В случае единичного состояния триггера 127 последовательный сумматор 121 суммирует двоичный код с выхода формировате-ля 118 модуля с содержимым регист- 5 ра 126 до тех пор, пока в п -м разряде на выходе сумматора 12 1 сформируется единичный сигнал, который через элемент И 135 устанавливает триггер 128 в единичное состояние. Триггер .127 устанавливает в единичное состояние сигнал, поступающий по шине 52 от блока 2 управления. Сигнал прямого выхода триггера 127 открывает элементы И 132-134. Счетчик 117 начинает считать количество циклов суммирования сумматором 121 путем подсчета сигналов n вЂ” х тактов, поступающих по шине 45 от блока 2 управления. В момент установки триггера 128 в единичное состояние в двоичном счетчике 117 устанавливается число, пропорциональное приращению функционала.

В дальнейшем счетчик 117 продолжает счет до переполнения, сигнал которого через элемент ИЛИ 129 сбрасывает триггеры 127 и 128 в нулевое состояние и поступает по шине 43 в блок 2 управления. В результате на прямом выходе триггера 128 формируется еди- 30 ничный сигнал, длительность которого пропорциональна величине дополнительного кода приращения функционала.

Сигнал прямого выхода триггера 128 проходит через элемент И 136 на ши" ну 140 при единичном сигнале на шине 51 или проходит через элемент И 137 на шину 141, если на шине 51 блока 2 управления действует нулевой сигнал, который элементом НЕ 13 преобразуется в единичный сигнал.

Сигнал прямого выхода триггера 128 блока 6 проходит через элемент И 136 либо И 137 в модель 1 сети на шины 140 либо 141 соответственно во все модели узлов 174. Выходной единичный сигнал элемента И 185 выбранной модели узла 174 (фиг. 9), который срабатывает по выходным сигналам селектора 8 узла сети, снимает блокировку 5О элемечтов И 186 и 187, через которые на вход счетчика 176 либо 178 (в зависимости от единичного сигнала на шинах 140 либо 141) поступают счетные сигналы действующие на шине 45 а

ss блока 2 управления.

В счетчике 176 либо 178 устанавливается дополнительный код приращения функционала для отриц ельного или положительного параметра управления 0 + u соответственно. Единичный сигнал выхода элемента И 185 выбранной модели узла 174 поступает на шины 197 исходящих моделей ветви 175 (фиг. 10) и совместно с сигналом селеКтора 7 ветви сети, действующим на шине 164, приводит к срабатыванию элемента И 205 выбранной модели ветви 175 и снимает блокировку элементов И 203 и 204 выбранной модели ветви 175. Единичный сигнал, действующий на одной из шин 140 и 141 выбранной модели ветви 175, через элемент И 203 или 204 устанавливает в едйничное состояние триггер 200 либо 201. Таким образом, триггер 200 запоминает, например, отрицательный знак управляющего параметра О„, + ч, триггер 201 вЂ” положительный знак.

Аналогично осуществляется в режиме настройки модели 1 сети запись дбполнительного кода приращения функционала в счетчики 176 либо 178 всех моделей узлов 174 сети и знаков управляющего параметра 0 + v в триг1п геры 200 либо 201 моделей ветвей 175, исходящих из моделей узлов 174.

Процесс настройки модели 1 сети завершается следующим образом. После окончания опроса селектором 8 узла сети всех моделей узлов 174 во всех четырех квадрантах пространства (Х,У) на выходе переполнения счетчика 167 селектора 8 узла сети формируется импульсный сигнал, который поступает на шину 54 блока 2 управления и через элемент ИЛИ 25 сбрасывает триггер 16 блока 2 управления в нулевое состояние. Триггер 16 сигналом прямого выхода блокирует элемент И 20, разрывая цепь генерации управляющих последовательностей импульсов на шинах 50 и 52.

Таким образом, процесс настройки модели 1 сети заканчивается и устройство готово для решения задач теории дифференциальных игр.

В режиме решения задач коммутатор 27 блока 2 управления подключает выхоц генератора 11 одиночных импульсов к входу триггера 15 и к входу коммутатора 29, с помощью которого задают координаты X У начального узла. сети. Запуск устройства осуществляется кнопочным переключателем 30 блока 2 управления путем запуска генератора 11 одиночных импульсов. Вы=

1104522

34 ходной импульс генератора 11 устанав:ливает триггер 15 в единичное состояние и поступает через коммутататор 29 г.о шинам 48 на входы элемента И 183 модели узла 174, выбранного в качест- 5 ве начального. Триггер 15 в единичном состоянии подключает через элемент И 19 выход генератора 9 импульсов к входу десятичного счетчика 12, который измеряет время решения, пропорциональное оптимальному значению функционала.

Элемент И 183 модели узла 174, выбранного в качестве начального узла сети, под действием импульсов на шинах 48 вырабатывает импульсный сигнал, который через элементы ИЛИ 188 и И 182 устанавливает триггер 180 в единичное состояние. Элемент И 184 открывается сигналом прямого выхода триггера 180, что обеспечивает поступление импульсов генератора 9 блока 2 управления, действующих на шине 40, на входы счетчиков 176-178.

Пусть, например, в счетчике 176 содержится начальный дополнительный код приращения функционала, тогда после переполнения счетчика 176 триггер 179 устанавливается в единичное состояние, йа выходе 195 формируется единичный сигнал, который поступает по шине 195 по все исходящие модели ветвей 175, а также на вход элемента ИЛИ-НЕ 192, на выходе которого формируется сигнал блокировки, поступающий на шины 196 всех моделей ветки 175, входящих в данную мо 1 дель узла 174. Единичный сигнал,,цействующий на шине 195 модели вет40 ви 175 в случае единичного состояния триггера 200, проходит через элементы И 206, ИЛИ 212 и И 208 на вход триггера 202,. устанавливая его в единичное состояние. Единичный сигнал прямого выхода триггера 202 пос45 тупает по шине 193 на один из входов 193 следующей модели узла 174 и через элементы ИЛИ 188 и И 182 устанавливает триггер 180 в единичное состояние. Таким образом,. сигнал возбуждения начального узла распространяется по моделям узла 174 и моделям ветви 175 до тех пор, пока на один из входов 193 модели конечного узла 174 не поступает единичный сигнал. Модель конечного узла 174 отличается от моделей остальных узлов 174 наличием связи выхода элемента ИЛИ 188 с входом 199 элемента ИЛИ 191 (связь изображена пунктиром). В этом случае на выходной шине 194 формируется сигнал логической единицы, который поступает на шину 194 всех входящих в конечный узел моделей ветви 175, а также на шину 42 блока 2 управления (фиг. 2) и через элемент ИЛИ 23 сбрасывает триггер 15 в нулевое состояние. Элемент И 19 .закрывается, а в счетчике 12 фиксируется значение функционала, которое индицируется блоком 39 индикации.

Появление единичного сигнала на шине 194 моделей ветви 175, входящих в конечный узел, приводит к срабатыванию элемента И 211 в той модели ветви 175, в которой триггер 202 находится в единичном состоянии. Элемент индикации 215 индицирует модель ветви 175, принадлежащую оптимальной траектории. Наличие единичного.сигна-. ла на выходе элемента И 211 приводит к срабатыванию элемента И 209 либо

210 в зависимости от состояния триггеров 200 и 201 соответственно. Элементы индикации 213 либо 214 индицирует знак (отрицательный либо положительный) оптимального управляющего параметра О . Знак параметра управления v в первой задаче управленИя совпадает со знаком U,,а во второй задаче управления противоположен знаку 0„,. Единичный сигнал с выхода элемента И 211 поступает на одну из шин 199 модели узла 174 и далее распространяется аналогичным образом до модели начального узла 174 сети.

Таким образом, элементы индикации модели 1 сети индицируют оптимальные траектории, оптимальное управление, а счетчик 12 блока 2 управления фиксирует оптимальные значения функционала.

Решение задач может производиться многократно с различных начальных узлов, так как информация в моделях узлов 174 восстанавливается. Действительно, если счетчики 176 и 178 начинают счет с начального дополнительного кода приращения функционала, то счетчик 177 начинает счет с нуля.

Поэтому с момента переполнения счеФчика, например, 176 до момента переполнения счетчика 177 в счетчике 176 восстанавливается начальный дополнительный код приращения функционала, а сигнал переполнения счетчика 177

1104522

35 сбрасывает триггер 180 в нулевое ,состояние.

Подготовка устройства к повторному решению задачи (режим возврата) обеспечивается нажатием кнопочного s переключателя 31 (фиг, 2), который формирует единичный сигнал сброса на выходной шине 41 блока 2 управЛения. Этот сигнал сброса устанавливает счетчик 12 блока 2 управления в нулевое состояние, а также сбросывает в нулевое состояние триггеры 179-181 всех моделей узлов 174 и триггеры 202 всех моделей ветви 175 сети. 15

Устройство, помимо определения экстремальных путей на графе и экстремапьного значения функционала, поэ1 воляет находить оптимальные значения двух параметров управления, что дает 20, возможностЬ решать два типа задач теорйи дифференциальных игр, т.е. задачи неантагонистических и антагонистических игр.

Решение задач теории дифференциальных игр Ноэволяет использовать устройство для оптимального управления технологическим процессом (или объектом) любой физической природы в случаях управления одним или двумя параметрами, а также учесть действие возмущений на ход технологического процесса и этим повысить качество процесса управления.

Автоматическая настройка модели сети на заданные параметры движения и параметры управления упрощает процесс подготовки исходных данных.

Высокое быстродействие предлагаемого устройства, обеспечиваемое параллельным способом решения задач на модели сети, позволяет в ускоренном масштабе времени прогнозировать изменение состояния технологического процесса (или объекта) и испольэовать предлагаемое устройство для целей контроля и диагностики.

1104522

1t04522

1104522

1104522 сРиг.о

3104522

f71 17f 171 1Ю 172 172 172 105 . 175 17Я75 17Я

1104522

1 f04522

Составитель С.Назаров

Редактор P.Öèöèêà Техред Т.Дубинчак Корректор О.Билак

Заказ 5262/36 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Финал ППП "Патент", г.Ужгород, ул.Проектная, 4

Устройство для решения игровых задач на вычислительных сетях

Устройство для моделирования марковских потоков сигналов // 1088004

Устройство для разбиения графа на подграфы // 1086434

Устройство для анализа маршрутов в сети связи // 1083199

Устройство для моделирования систем массового обслуживания // 1080146

Устройство для исследования путей в графе // 1076909

Устройство для моделирования сетевых графов // 1075268

Устройство для формирования кода маршрута в цифровой сети связи // 1075266

Устройство для моделирования сетевых графов // 1070560

Устройство для моделирования сетевых графов // 1065858

Устройство для решения задач на графах // 2100838

Изобретение относится к вычислительной технике и может быть использовано для определения состава и веса критических путей в орграфе без петель

Устройство для исследования параметров графа // 2111533

Изобретение относится к вычислительной технике и может быть использовано для исследования параметров систем, описываемых графами

Устройство для исследования сетей петри // 2126171

Изобретение относится к вычислительной технике и может быть использовано при моделировании посредством сетей Петри

Способ работы узла интерфейса пользователя в соответствии с распределенной многовыходовой системой поискового вызова, способ работы распределенной многовыходовой системы поискового вызова // 2157596

Изобретение относится к системам поискового вызова

Устройство для выбора рациональных решений // 2158955

Изобретение относится к вычислительной технике и может быть использовано при разработке автоматизированных систем управления различными процессами и большими системами

Матричный коммутатор "prosto" // 2160925

Изобретение относится к области электротехники, в частности к матричным коммутаторам, и может быть использовано в системах управления и наблюдения

Модуль коммуникационной сети // 2166793

Изобретение относится к области вычислительной техники и может быть использовано для построения коммутационных средств мультипроцессорных вычислительных и управляющих систем

Модуль матричного коммутатора // 2168204

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем

Устройство для распознавания ситуаций // 2168207

Изобретение относится к вычислительной технике и может быть использовано для оценки состояния объекта по нескольким параметрам при нечетком задании степени принадлежности возможных параметров заданному состоянию объекта

Устройство для распознавания ситуаций // 2168764