Устройство для последовательного выделения единиц из @ - разрядного двоичного кода

 

УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЩЕЛЕНИЯ ЕДИНЩ ИЗ h -РАЗРЯДНОГО ДВШЧНОГО КОДА, содержащее h-разрядньй регистр, группу из п элементов И, первые входы которых соединены с тактовым входом устройства , а выходы - с первьфш входами соответствукмцих разрядов регистра, отличающееся тем, что, с целью упрощения устройства, оно содержит вторую группу из (и -1) элементов И, группу из (п-2) элементов НЕ и группу из (п-1) элементов ШЙ1, причем прямой выход калдого 1-го разряда регистра (где 13 ..t:. :- - : БЙБЛЙСГЖА 1, п -1) соединен с соответствующим входом каядого j -го элемента ИЛИ группы (где j 1,i), а прямой выход я -го разряда регистра соединен с вторьы входом п-го элемента И первой группы я с соответствукя|ими входами всех элементов ИЛИ группы, выходы которых подключены к первым входам соответстъ-yvsBfnK . элементов И второй группы, выходы которых соединены с соответствухицими информационными выходами устройства и с вторили входами соответствующих элементов И первой группы, при этом второй вход каждого элемента И второй группы, кроме (tt-t)-ro, через соответствукяций (П элемент НЕ группы соединен с первым входом последукидего элемента И второй группы, при этом второй вход (n-l)-ro элемента И второй группы соединен с инверсным выходом h-ro разряда регистра, а вторые входы всех разрядов регистра являются кодовыми информационными входами устройства .

g г

СОЮЗ СОВЕТСКИХ

«««

РЕСйУБЛИН

as (11) заЮСО

ФСУДАРСТВЕННЫЙ КОМИТЕТ СССР

FIO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЖ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н «stop««o«pv c v (21) 3580926!18-24 (22) 18. 04. 83 (46) 07.08..84. Бюл. У 29 (72) В.Ф. Шостак и О.П. Орлов (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР

У 278215, кл. С 06 F 5/02, 1968.

2. Авторское свидетельство СССР

Ф 922745, кл. G 06 F 9/46, 1980 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЦЦЕЛЕНИЯ ЕДИНИЦ ИЗ tl -РАЗРЯДНОГО ДВОИЧНОГО КОДЛ, содержащее н-разрядный регистр, группу из и элементов И, первые входы которых соединены с тактовым входом устройства, а выходы — с первыми входами соответствукицнх разрядов регистра, о т л и ч а в щ е е с я тем, что, с целью упрощения устройства, оно содержит вторую группу из (h -1) элементов И, группу из (n-2) элементов НЕ и группу из (и-1) элементов К!Н причем прямой выход каждого i-го разряда регистра (где

1, о -1) соединен с соответствующим входои каждого 1 -го элемента ИЛИ группы (где j = 1,i) а пря.мой выход П -го разряда регистра соединен с вторым входом и -го элемента И первой группы и с соответствующнии входаии всех элементов ИЛИ группы, выходы которых подключены к первым входаи соответствуюпжх элементов И второй группы, выходы которых соединены с соответствующими информационными выходами устройства и с вторьии входаии соответствующих элементов И первой группы, при этом второй вход каждого элемента И второй группы, кроме (tr-1)-го, через соответствующий элемент НЕ группы соединен с первым входом последующего элемента И второй группы, при этом второй вход (и-1)-го элемента И второй группы соединен с инверсным выходом и-го разряда регистра, а вторые входы всех разрядов регистра являются кодовьаки инфориационныии входами устройства.

1 1

Изобретение относится к вычислительной технике и может быть использовано в ассоциативных запоминающих устройствах и схемах выбора приоритета.

Известно устройство для „выделения единиц из заданного и -разрядного двоичного кода, содержащее два последовательно соединенных регистра, блок выделения единиц, блок исключения единиц, преобразователь номера выделенной единицы в двоичный код и дешифратор двоичного кода 1.1 l.

Наиболее близким по технической сущности к изобретению является устройство, содержащее два регистра, группу из л элементов И, группу иэ ь элементов ЗАПРЕТ, вторую группу из (й-2) элементов И и третью группу из и элементов И f2).

Недостатком устройства является наличие значительного числа элементов.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что устройство для последовательного выделения единиц из и --разрядного двоичного кода, содержащее

Ь-разрядный регистр, группу из элементов И, первые входы которых соединенъ1 с тактовым входом устройства, а выходы — с первыми входами соответствующих разрядов регистра, дополнительно содержит вторую группу из (и-1) элементов И, группу иэ (b "2) элементов ИЕ и группу из (n-1) элементов ИЛИ, причем прямой выход каждого i -го разряда ре- гистра (где i 1, ь -1) соединен с соответствующим входом каждого

j-го элемента ИЛИ группы (где

1,i ), а прямой выход и -го разряда регистра соединен с вторым входом ь -го элемента И первой группы и с соответствующими входами всех элементов КПИ группы, выходы которых подключены к первым входам соответствующими элементов И второй группы, выходы которых соединены с соответствующими информационными выходами устройства и с вторыми входами соответствующих элементов И

aepsoN группы, при этом второй вход каждого элемента И второй группы, кроме (п-1)-го, через соот107124

50!

5, 20

55 ветствующий элемент НЕ группы соеди- нен с первым входом последующего элемента И второй группы, при: :;и второй вход (n -1)-го элемента И второй группы соединен с инверсным выходом n -ro разряда регистра, а вторые входы всех разрядов регистра являются кодовыми информационными входами устройства.

На чертеже показана схема устройства для последовательного выделения единиц из восьмиразрядного двоичного кода.

Устройство содержит группу из восьми элементов И 1, группу из семи элементов И 2, группу из семи элементов ИЛИ 3, группу из шести элементов НЕ 4, восьмиразрядный регистр

5, группу кодовых входов 6, группу информационных выходов 7 и тактовый вход 8.

Устройство работает следующим образом.

Предположим, что на кодовые входы

6 устройства подана комбинация с единицей в пятом и седьмом разрядах.На выходах всех элементов ИЛИ 3 будет

"1", так как единичный выход с седьмого разряда регистра 5 соединен с входами всех элементов ИЛИ 3 группы. Из группы элементов И 2 "1" сработает только на седьмой элемент, на выходе которого выделится первая единица из входной кодовой комбинации, которая поступит на соответствующий информационный выход 7 °

При подаче на вход 8 тактового импульса триггер седьмого разряда регистра 5 устанавливается в нулевое состояние и на выходах шестого и седьмого элементов ИЛИ 3 группы будет действовать "0". В результате на выходе седьмого элемента И 2 группы устанавливается "0",а на выходе пятого "1", т.е. выделяется вторая единица из входной кодовой комбинации. При подаче следующего тактового импульса триггер пятого разряда регистра 5 устанавливается в нулевое состояние и устройство готово к приему следующей кодовой комбинации без дополнительной установки.

Таким образом, предлагаемое устройство имеет более простую структуру и содержит íà (и -2) элемента меньше по сравнению с прототипом.

1107124

Составитель В. Микуцкий

Техред Л.Мартяшова Корректор И. Шулла

Редактор С. Пекарь

Заказ 5760/34

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,Раушская наб., д. 4/5

Филиал ППП "Патент" r. Ужгород, ул. Проектная,4

Устройство для последовательного выделения единиц из @ - разрядного двоичного кода Устройство для последовательного выделения единиц из @ - разрядного двоичного кода Устройство для последовательного выделения единиц из @ - разрядного двоичного кода 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи
Наверх