Формирователь сложной функции

 

ФОРМИРОВАТЕЛЬ СЛОЖНОЙ ФУНКЦИИ , содержащий элемент задержки, элемент И, генератор тактовых импульсов , оперативное запоминающее устройство, основной счетчик, дополнительный счетчик, триггер, цифроаналоговый преобразователь, причем выход элемента задержки соединен с первым входом элемента И, выход цифроаналогового преобразователя соединен с выходом формирователя, о тличающийся тем, что, с целью расширения его функциональных возможностей путем обеспечения режима управления задержки, в формирователь введоны аналого-цифровой преобразователь, управляющий триггер, цифровой элемент сравнения, первый, второй и третий дополнительные элементы И, информационный мультиплексор , управляющий мультиплексор, регистр , адресный мультиплексор, причем первые входы информационного и управляющего мультиплексоров соединены с первым и вторым входами формирователя соответственно, первый выход аналого-цифрового преобразователя соединен с первым входом оперативного запоминающего устройства, выход которого соединен со вторым входом информационного мультиплексора , а выход информационного мультиплексора соединен с первым входом .регистра, выход которого соединен со входом цифроаналогового преобразователя , первый вход аналого-цифрового преобразователя соединен с третьим входом формирователя, выход основного счетчика соединен с первыми входами адресного мультиплексора и цифрового элемента сравнения, выход дополнительного счетчика соединен с вторым входом адресного мультиплексора , выход которого соединен с вторым входом оперативного запоминающего устройства, второй выход аналого-цифрового преобразователя соединен со входом элемента задержки , с вторым входом элемента И, первыми входами основного счетчика, первого и второго дополнительных элементов И и третьим входом адресного мультиплексора, выход генератора тактовых импульсов соединен со вторым входом аналого-цифрового преобразователя и с первым входом третьего дополнительного элемента И, выход которого соединен с вторым входом управляющего мультиплексора, а его вход соединен с вторым входом регистра, второй вход цифрового элемента сравнения соединен с четвертым входом устройства, а выход - с вторым входом первого дополнительного элемента И,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0% 60 эав Н 03 K 3 02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по ДелАм изОБРетений и OTHPblTHA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕ ГЕЛЬСТВУ (21) 3511110/18-21 (22) 12. 11. 82 (46) 07.08.84 Бюл. И- 29

:(72) А.В.Комаров и В.С.Сюхин (53) 681.325(088.8) (56) 1. Щеголев Л.И., Давыдов А.Ф.

Основы вычислительной техники и программирования, Л., Энергоиздат, 1981, с.64, рис.5-6.

2. Авторское свидетельство СССР по заявке Ф 3335838/18-21, кл. Н 03 К 13-02, 07.09.81 (прототип). (54)(57) ФОРМИРОВАТЕЛЬ СЛОЖНОЙ ФУНКЦИИ, содержащий элемент задержки, элемент И, генератор тактовых импульсов, оперативное запоминающее устройство, основной счетчик, дополнительный счетчик, триггер, цифроаналоговый преобразователь, причем выход элемента задержки соединен с первым входом элемента И, выход цифроаналогового преобразователя соединен с выходом формирователя, о тл и ч а ю шийся тем, что, с целью расширения его функциональных возможностей путем обеспечения режима управления задержки, в формирователь введены аналого-цифровой преобразователь, управляющий триггер, цифровой элемент сравнения, первый, второй и третий дополнительные элементы И, информационный мультиплексор, управляющий мультиплексор, регистр, адресный мультиплексор, причем первые входы информационного и г управляющего мультиплексоров соединены с первым и вторым входами формирователя соответственно, первый выход аналого-цифрового преобразователя соединен с первым входом оперативного запоминающего устройства, выход которого соединен со вторым входом информационного мультиплексора, а выход информационного мультиплексора соединен с первым входом ,регистра, выход которого соединен со входом цифроаналогового преобразователя, первый вход аналого-цифрового преобразователя соединен с третьим входом формирователя, выход основного счетчика соединен с первы- g ми входами адресного мультиплексора и цифрового элемента сравнения, выход дополнительного счетчика соединен с вторым входом адресного мультиплексора, выход которого соединен с вторым входом оперативного запоминающего устройства, второй выход аналого-цифрового преобразователя соединен со входом элемента задержки, с вторым входом элемента И, первыми входами основного счетчика, первого и второго дополнительных элементов И и третьим. входом адресного мультиплексора, выход генератора тактовых импульсов соединен со вторым входом аналого-цифрового преобразователя и с первым входом третьего дополнительного элемента И, выход которого соединен с вторым входом управляющего мультиплексора, а em вход соединен с вторым входом регистра, второй вход цифрового элемента сравнения соединен с четвертым входом устройства, а выход — с вторым входом первого дополнительного элемента И, 1107293 выход которого соединен с первым входом триггера, выход второго дополнительного элемента И соединен с первым входом дополнительного счетчика, выход управляющего триггера соединен с третьими входами информационного и управляющего мультиплексоров, вторыми входами основного счетчика, дополнительного счетчика, триггера и входом генератора тактовых импульИзобретение относится к аналогоцифровой вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах и устройствах автоматики. 5

Иззестно устройство постоянного запаздывания, содержащее два инвертора, два интегратора, сумматор, выполненные на определенных усилителях C1 J.

Недостатком данного устройства является ограниченное время запаздывания (не более 25 с) и сложность установки времени запаздывания, связанная со сложностью установки масштабных коэффициентов интеграторов.

Наиболее близким к предлагаемому является формирователь сложной функции, содержащий элемент задержки, 20 элемент И, генератор тактовых импульсов (ГТИ), оперативное запоминающее устройство, основной счетчик, дополнительный счетчик, триггер, цифроаналоговый преобразователь (ЦАП), Zs блок формирования адреса, блок управления, блок формирования .информации, блок установки начального адреса, дискриминатор, первый и второй блоки элементов И, блок элементов ИЛИ, З0 элемент ИЛИ, элемент И-НЕ, причем выход элемента задержки соединен с первым входом элемента И, выход ЦАП соединен с выходом устройства, выход основного счетчика соединен с первым

35 выходом оперативного запоминающего устройства, выход которого соединен со входом ЦАП, второй и третий входы оперативного запоминающего устройства соединены с первым входом блока 40 управления и с выходом блока формисов, первый и второй входы управляющего триггера соединены с пятым и шестым входами формирователя соответственно, выход элемента И соединен с третьим входом оперативного запоминающего устройства, выход триггера соединен со вторыми входами второго и третьего дополнительных элемен— тов И рования информации соответственно, первый выход триггера соединен с первым входом элемента И и вторым входом. первого блока элементов И, выход элемента И соединен с первым входом основного счетчика, выход генератора тактовых импульсов соединен с первым входом дополнительного счетчика, второй выход триггера соединен с вторым входом дополнительного счетчика, выход которого через дискриминатор соединен с первыми входами дополнительных первого блока элементов ИЛИ и элемента ИЛИ, второй выход блока управления соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым входом основного счетчика, третий вход первого блока элементов И соединей с первым входом устройства, а выход — с первым входом блока элемента ИЛИ, первый выход второго блока элементов И соединен с вторым выходом триггера, второй вход второго блока элементов И соединен с выходом блока формирования адреса, а выход — с вторым входом блока элементов ИЛИ, второй вход устройства соединен с первым входом триггера и первым входом элемента И-НЕ, выход которого соединен с вторым входом триггера, второй вход элемента

И-НЕ соединен с выходом генератора тактовых импульсов, третьи входы дополнительного счетчика и основного счетчика соединены соответственно с выходами блока установки начального адреса и выходом блока элементов

ИЛИ C23.

Недостатком известного устройства является невозможность реализации режима управляемой задержки.,1107293

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения режима управляемой задержки.

5 Поставленная цель достигается тем, что в формирователь сложной функции, содержащий элемент задержки, элемент И, генератор тактовых импульсов, оперативное запоминающее устройство, основной счетчик, дополнительный счетчик, триггер, цифроаналоговый преобразователь, причем выход элемента задержки соединен с первым входом элемента И, выход циф- 15 роаналогового преобразователя соединен с выходом формирователя, дополнительно введены аналого-цифровой преобразователь, управляющий триггер, цифровой элемент сравнения, первый, 20 второй и третий дополнительные эле- менты И, информационный мультиплексор, управляющий мультиплексор, регистр, адресный мультиплексор, причем первые входы информационного и управляющего мультиплексоров соединены с первым и вторым входами формирователя соответственно, первый выход аналого-цифрового преобразователя соединен с первым входом опера- 30 тивного запоминающего устройства, выход которого соединен с вторым входом информационного мультиплексора, а выход информационного мультиплексора соединен с первым входом регистра, всхо (которого соединен с входом цифроаналогового преобразователя, первый вход аналого-цифрового преобразователя соединен с третьим входом формирователя, выход основного 4О счетчика соединен с первыми входами адресного мультиплексора и цифрового элемента сравнения, выход дополнительного счетчика соединен с вто рым входом адресного мультиплексо- 45 ра, выход которого соединен с вторым входом оперативного запоминающего устройства, второй выход аналого †цифрового преобразователя соединен со входом элемента задержки, с вторым входом элемента И, первыми входами основного счетчика, первого и второго дополнительных элементов И и третьим входом адресного мультиплексора, выход генератора тактовых импульсов соединен со вторым входом аналого-циф рового преобразователя и с первым входом третьего дополнительного элемента И, выход которого соединен с вторым входом управляющего мультиплексора, а его выход соединен со вторым входом регистра, второй вход цифрового элемента сравнения соединен с четвертым входом устройства, а выход — с вторым входом первого дополнительного элемента И, выход которого соединен с первым входом тригге- ° ра, выход второго дополнительного элемента И соединен с первым входом дополнительного счетчика, выход управляющего триггера соединен с .третьими входами информационного и управляющего мультиплексоров, вторыми входами основного счетчика, допол. нительного счетчика, триггера и входом генератора тактовых импульсов, первый и второй входы управляющего триггера соединены с пятым и шестым входами формирователя соответственно, выход элемента И соединен с третьим входом оперативного запоминающего устройства, выход триггера соединен со вторыми входами второго и третьего дополнительных элементов И.

На фиг. 1 показана функциональная схема предлагаемого устройства, на фиг.2 — эпюры напряжений, которые поясняют принцип действия устройства, обозначены сигналы, которые действуют в соответствующих проводниках и шинах.

Формирователь сложной функции содержит элемент 1 задержки, элемент И2; генератор тактовых импульсов (ГТИ) 3, оперативное запоминающее устройство 4, основной счетчик 5, дополнительный счетчик 6, триггер 7, цифроаналоговый преобразователь (ЦАП) 8, подключенный выходом к выходу 9 устройства, аналого-цифровой преобразователь (АЦП) 10, управляющий триггер 11, цифровой элемент 2 сравнения, первый дополнительный элемент И13, второй дополнительный элемент И14, третий дополнительный элемент И15, информационный мультиплектор 16, управляющий мультиплексор 17, регистр 18, адресный мультиплексор 19, причем выход элемента 1 задержки соединен с первым входом элемента И 2, первые входы информационного 16 и управляющего !7 мультиплексоров соединены с первым 20 и вторым 21 входами устройства соответственно, первый выход АЦП 10 соединен с первым входом оперативного запоминающего устройства 4, выход которого соединен с вторым входом

1107293 дом третьего дополнительного элемента И 15, выход которого соединен с вторым входом управляющего мультиплексора 17, а его выход соединен со вторым входом регистра 18, второй вход цифрового элемента сравнения 12, соединен с четвертым входом 23 устройства, а выход— с вторым входом первого дополнительного элемента И 13, выход которого соединен с первым входом триггера 7, выход второго дополнительного элемента И 14 соединен с первым ,входом дополнительного счетчика 6, а выход управляющего триггера 11 соединен с третьими входами информационного 16 и управляющего 17 мультиплексоров вторыми входами основного 5 и дополнительного 6 счетчиков, триггера 7 и входом гене ратора тактовых импульсов 3, первый и второй входы управляющего триггера соединены с пятым 24 и шестым 25 входами устройства соответственно, выход элемента И Z соединен с третьим входом оперативного запоминающего устройства 4, выход триггера 7 сое40 информационного мультиплексора 16, выход которого соединен с первым входом регистра 18, выход которого соединен с входом ЦАП 8, первый вход

АЦП 10 соединен с третьим входом 22 5 устройства, выход основного счетчик 5 соединен с первыми входами адресного мультиплексора 19 и цифрового элемента 12 сравнения, выход дополнительного счетчика 6 соединен с вторым входом адресного мультиплексора 19, выход которого соединен с входом оперативного запоминающего устройства 4, второй выход соединен с первьачи входами адресного мультиплексора 19 и цифрового элемента сравнения 12, выход дополнительного счетчика б соединен с вторым входом адресного мультиплексора 19, выход которого соединен со вторым входом оперативного запоминающего устройства 4, второй выход АЦП 10 соединен со входом элемента 1 задержки со вторым входом элемента И 2, первы25 ми входами основного счетчика 5, первого дополнительного элемента И 13, и второго. дополнительного элемента

И 14 и третьим входом адресного мультиплексора 19, выход генератора тактовых импульсов 3 соединен со вторым входом АЦП 10 и с первым входинен со вторыми входами второго 14 и третьего 15 дополнительных элементов И.

На фиг.2 представлены эпюры (26-37) сигналов на выходах блоков управляющего триггера 11, генератора 3 тактовых импульсов, АЦП 10, элемента 1 задержки, элемента И 2, основного счетчика 5, цифрового элемента 12 сравнения, первого дополнительного элемента И 13, триггера 7, третьего дополнительного элемента И 15, второго дополнительного элемента И 14 и дополнительного счетчика 6 соответственно.

Устройство функционирует в двух режимах"Подготовка и Воспроизведение.

Первые входы счетчиков 5 и 6 являются счетными входами, вторые входами обнуления, первые и вторые входы мультиплексоров 16-19 являются информационными, а третьи входами управления.

В режиме "Подготовка" сигнал

"Стоп" по шестому входу 25 устройства поступает на второй вход управляющего триггера 11 и обнуляет его, сигнал с его выхода обнуляет по вторым (входам обнуления) входам счетчиков 5 и 6 и по второму (входу обнуления) входу триггер 7. Тот же сигнал блокирует работу ГТИ 3, открывает мультиплексоры 17 и 16 по первому входу. Сформированный к этому времени на первом входе 20 устройства код- начальных условий поступает на первый (информационный) вход регистра 18. По второму входу 21 устройства поступает сигнал Запись начальных условий", который через мультиплексор 17 поступает на второй вход (вход синхронизации) регистра 18 поступает на ЦАП 8, который на своем выходе формирует напряжение начальных условий.

В режиме "Воспроизведение" сигнал "Старт" поступает на пятый вход

24 устройства и устанавливает управляющий триггер 11 в единичное состояние и разрешает работу генератора 3 (эпюры 26 и 27 момент времени на фиг.2), открывает мультиплексоры 16 и 17 по вторым информационным входам, т.е. первый (информационный) вход регистра 18 соединяется с выходом устройства 4, а второй вход (вход синхронизации) регистра !8 соединяется с выходом. 1107293.8 третьего дополнительного элемента И 15. Единичный сигнал на выходе управляющего триггера 11 также прекращает блокировать работу счетчиков 5 и 6 и триггера 7. 5

Тактовые импульсы с генератора 3 поступают на второй вход (вход запуска) АЦП 10, при этом АЦП 10 начинает преобразование аналогового напряжения, которое поступает на тре- 10 тий вход 22 устройства в цифровой код. Когда этот код полностью сформируется на втором выходе АЦП 10 появляется гнал "Конец преобразования" (момент времени 42 на эпюре 28 фиг.2). Этот сигнал на время своего действия открывает мультиплексор

19 по первому информационному входу (с момента времени Ь2 по момент времени -, эпюра 28, фиг.2), при этом выход счетчика 5 соединяется со вторым (адресным) входом блока 4. Кроме этого, сигнал "Конец преобразования" поступает на третий вход (вход Запись-считывание") 25 устройства 4 через элемент И 2 т (по второму его входу), элемент 1 задержки и первый вход элемента И 2. ,Это обеспечивает запись сформированного на первом выходе АЦП 10 кода 30 в запоминающем устройстве 4 по адресу, который определяется содержимым счетчика 5 (в .первом такте записи — по нулевому адресу, момент времени 13 на эпюре, фиг.2).

Передача сигнала "Конец преобразования на третий вход (вход "Запись считывание") устройства 4 через элемент 1 задержки и элемент И 2 обусловлена необходимостью задержать сиг- 4р нал записи на время задержки кода адреса записи в мультиплексоре 19, а также необходимостью окончить запись до изменения состояния счетчика 5, которое происходит по срезу сигнала "Конец преобразования (момент времени 1ц на эпюрах

28 и 30, фиг.2).

1

Таким образом, по фронту сигнала

50 на выходе элемента И 2 происходит запись цифрового кода входной аналого— вой величины в оперативное запоминающее устройство 4 по адресу, определяемому текущим состоянием счетчика 5 (момент времени 1 на эпюре 30, фиг.2, 55 а по срезу сигнала "Конец преобразования" происходит увеличение текущего состояния счетчика на единицу ! (момент времени на эпюре 31,фиг.2).

Таким образом обеспечивается запись

I цифровых кодов входной аналоговой величины в последовательные ячейки запоминающего устройства 4.

Считывание информации из устройства 4 происходит также из последовательных ячеек, начиная с нулевой, но с задержкой на число тактов, определяемое цифровым кодом, подаваемым на четвертый вход 23 устройства. Этот код далее будет называться кодом управления Й 1пд (на фиг.2 показан случай, когда Мупм=010) .

Информация из устройства 4 поступает на первый (информационный) вход регистра 18 через второй вход мультиплексора 16, а ее прием в регистр 18 синхронизируется выходными импульсами третьего дополнительного элемента И 15, которые проходят через второй вход мультиплексора 17 на второй вход (вход синхронизации) регистра 18. Адрес ячейки запоминающего устройства 4, из которой считывается информация, определяется содержимь:м счетчика 6, выход которого через второй вход мультиплексора 19 соединен с вторым (адресным) входом устройства 4.

Импульсы с выхода третьего дополнительного элемента И 15, по срезу которых происходит внесение инфор} мации в регистр 18 синхронны и синфазны импульсам гейератора 3 (эпюры 27 и 35, фиг.2), но начинаются с задержкой, определяемой кодом управления (можно сравнить момент времени на эпюре 28 и момент времени на эпюре 35, фиг.2). Такая задержка осуществляется следующим образом.

Выходные импульсы постоянно подаются на первый вход третьего дополнительного элемента И 15, но до момента начала считывания из блока 4 (момент времени на эпюре 32 (фиг.2) .

Этот элемент закрыт нулевым сигналом, поступающим на его второй вход с выхода триггера 7. Цифровое запоминающее устройство 12 при равенстве кода управления и кода текущего адреса записи (выход счетчика 5) формирует на своем выходе единичный сигнал (момент времени 1 на эпюре 26, фиг.2), который разрешает прохождение сигнала "Конец преобразования" через первый дополнительный

1107293

10 элемент И 13 (момент времени на эпюре 33, фиг.2) на первый вход (ввод синхронизации) триггера 7.

После первого такого импульса 5 (эпюра 33, фиг.2) триггер 11 устанавливается в единичное состояние (момент времени ty на эпоре 24, фиг.2), которое открывает третий дополнительный элемент И 15 и второй дополнительный элемент И 14. После этого, на вход синхронизации регистра

18 начинают поступать тактовые импульсы, которые разрешают запись кода в .регистр 18 (момент времени - 15 на эпюре 35, фиг.2) и через второй дополнительный элемент И 14 начинают . поступать сигналы "Конец преобразования" на первый (счетный) вход счетчика 6, которые увеличивают его 29 содержимое на единицу (момент времени 1 на эпюрах 36 и 37, фиг.2) после каждого такта работы устройства.

Таким образом, предлагаемое устройство позволяет задерживать входной аналоговый сигнал на число тактов, соответствующих коду управления.

Предлагаемое устройство по сравнению с базовым объектом имеет сле- 30

«чующие преимущества: простота установки времени запаздывания (которая сводится к установке заранее вычисленного значения кода управления) и расширение диапазона регулировки времени, запаздывания. Последнее преимущество подтверждается следующими вычислениями.

Как видно из принципа действия устройства, время задержки следующим 4р образом связано с кодом управления з ak(Manv+<$ где + — время задержки входного аналогового сигнала; 45 период следования выходных импульсов с генератора 3;

Мупер — десятичный эквивалент кода управления. 50

Величина ь определяется точностью воспроизведения входной функции Х=

Fjg rs скоростью ее изменения - ®, поскольку между этими величинами « уществует следующая связь ах

400 /P (+)/ ИаХ где — относительная погрешность воспроизведения %(t), 7

Х ъ — максимальное значение вход ной переменной ) F (t. 1 ), максимальное значение производной входной переменной )i(t), Как видно из принципа действия

Напр vngq =N >>, где 14 а; число

) адресов оперативного запоминающего устройства. Если это учесть в формулах (1) и (2), можно записать

+ Г хуан 0ччж+11 400(Р(С) à>

По формуле (3) может быть рассчитана максимальная задержка 51„

3 МОф различных функций. Для примера зададымся функцией й)-6зи агГ ,"1 1 1 яох +

В таблице приведено значение 4 у вычисленное для различных по формуле (3) .

0,01, 0,1 1 10 100 „„ц„ С 10400 1040 104 10, 4 1,04

Данные таблицы показывают возможность задержки аналогового сигнала на время, большее 25 с, при условии, что верхняя граничная частота спектра этого сигнала не превышает 4, I7 Гц.

По сравнению с известным предлагаемое устройство имеет также преимущество перед блоками постоянной задержки на магнитных накопителях на ленте, поскольку в нем отсутствуют сложные кинематические узлы, свойственные накопителям на магнитной ленте.

Функциональная схема предлагаемого устройства может быть реализована на широко используемых в электронной технике блоках, принципиальные

1 схемы которых могут быть достаточно просто разработаны.

1107293

1107293

Составитель А.Титов

Техред А. Ач Корректор В.Гирняк

Редактор Н.Пушненкова

Заказ

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

5776/43 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб;, д. 4/5