Устройство для ввода информации
УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее генератор импульсов , первый, второй, третий и четвертый регистры, генератор одиночных импульсов, распределитель импульсов, первый и второй дешифраторы, с первой по девятую группы элементов И, первый, второй и третий элементы И, первый и второй счетчик, элемент памяти и первый элемент ИЛИ, информационные входы первого регистра являются входами группы устройства, управляющий вход первого регистра соединен с выходом генератора одиночных импульсов, первый вход которого и первый вход распределителя импульсов являются входом устройства, второй вход генератора одиночных импульсов и второй вход р;спределите.т1Я импульсов соединены с выходом делителя частоты, вход делителя частоты соединен с выходом генератора импульсов , выходы первого регис-.тра соединены с входами первого дсмлифратора, первы и второй выходы которого соединены с первыми и нторыми рходами )лемснтов И nepFJOi групп,1, а третий выход соединен : ш-риым ))хо;г,()м иторо го регистра, второй вход которого соединен с первым выходом распределителя импульсов, второй вьосод которого соединен с третьими входами элементов И первой группы, выходы элементов И первой группы соединены с входами группы третьего регистра, выход которого соединен с первыми входами элементов И второй, третий, четвертой, пятой и шестой групп, третий выход распределителя импульсов соединен с первым входом первого элемента И, вторыми входами элементов И третьей группы, первыми входами элементов И седьмой группы и вторыми входами элементов И второй группы, третьи входы элементов И второй группы соединены с пер (Л вым выходом второго регистра, втоС рой выход второго регистра соединен с третьими входами элементов И третьей группы, вторыми входами элементов И седьмой группы, вторым входом первого элемента И и первым входом второго элемента И, третий выход второго регистра соединен с вторым входом второго элемента И, четвертыми входами элементов И третьей группьЕ и третьими входами элементов И седьмой группы, четвертый выход распределителя импульсов соедин
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧНжИХ
РЕСПУБЛИН (19) (И) зЫ1 G 06 F 3/02
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изОБРетений и откРытий (21) 3574409/18-24 (22) 07.04.83 (46) 15.0<7,84 Вюл. ¹ 30 (72) В.И.Омельченко (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681.327.11(088.8) (56) 1. Авторское свидетельство СССР № 734648, кл. G 06 F 3/02, 1980.
2. Авторское свидетельство СССР № 968797, кл. G г)6 Г 3/02, 1982 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ ВВОДА И77<170РМАЦ17И, содержащее генератор импульсон, первый, второй, третий и четвертый регистры, генератор одиночных импульсон, распределитель импульсов, первый и второй дешифраторы, с первой по девятую группы элементов И, первый, второй и третий элементы И, первый и второй счетчик, элемент памяти и первый элемент ИЛИ, информационные входы первого регистра являются входами группы устройства, управляющий Вход первого регистра соединен с выходом генератора одиночных импульсов, первый вход которого и первый вход распределителя импульсов являются входом уcTpoHcTB;\> нторой вход генератора одиночных импульСОВ И ВТОРОЙ ВХОД P "CIIP< <леMC llT<7B И и<. 771! «)! 1 р v III711 а тp с Тий ВЫХОД СОСЛИ11<-и «1 Pl И второй группы соединены с первым выходом второго регистра, второй выход второго регистра соединен с третьими входами элементов И третьей группы, вторыми входами элементов И седьмой группы, вторым входом перВого элемента И и первым входом второго элемента И, третий выход второго регистра соединен с вторым входом второго элемента И, четвертыми входами элементов И третьей группы и третьими входами элементов И седьмой группы, четвертый выход распределителя импульсов соедин< н с третьим входом второго элемента И и первым нхопом третьего элемента И, четвертый выход второго регистра соединен с третьим входом первого элемента И, выходы элементов И третьей группы являются выходами первой групггы устройства, выход первого элемента И соединен со счетным входом первого счетчика, выходы которого соединены с входами нторог о дешифратора, пер1 j (1Q Ji ? Я Вый и БтоziОЙ nыходы кОтОрОГО сО(,ци>!c . ны с 13 1 Ор>ья Izt вхОДами элем(и тОБ И ч ет вертой и пятой групп, третий выход второго лешифратора соединен с первыми входами элементов И шестой и восьмой групп и входом элемента памяти, выход которого соединен с вторым входом третьего элемента И, вход сброса первого счетчика, перв»>е входы элементов И девятой группы и первый езход первого элемента ИЛИ соединены с выходом третьего элемента И, второй вход первого элемента 1П1! соединен с вь(ходом второго элемента И, счетный вход второго счетчика соединен с выходами элементо!з И второй группы, а вход сброса соед>шсн с выходом первого элемента ИЛИ, Выход второго счетчика соединен с четвертыми вкодами элементо>3 И седьмой груп>ты и вторыми входами элементоз И восьмой группы, вьгходы элементов И Г едьмой Групп!з! Явлг>ются .3ыхо цами пТ О ро-1 группы устройства, выходы элем«>1То13 И восьмой группы являются выхсдаИзобретение относится к с бласти автоматики и вычислительной техники и может быть испольaof3afto» специализирован!Нгх цифровых машинах. Известно устройство л >я Б..эола !>н- 5 формации, содержащее первый регистр, генератор одиночных импу>ьсов„делитель частоты, дешифратор, нерву!Б четвертую группы элементов И, второй и третий регистр, счетчик, элс мент И. Устройство обеспечивает как ру-! !Ой, TBf(и автоматический ввод информа— ции 11. Однако устройство позволяет загру— жать только оперативную память и не может произвести загрузку у р!тяю— щей памяти. Наиболее близким к ланному является устройство для Ввода информации, содержащее генератор импульсоез, первый — чегвертый регистры, генератор одиночных иь>пуль с Оi3 рас пр ел ели— тель им, первый и >зторой дешифраторы, с первой !10 девятую груп— пь. элементов И, первый — третий эз>ем!1 третьей группы устройства, выхопы элементов И четвертой, пя 1 ой и шесгой групп соединены с входами четвертого регистра, Быхов, которого соединен с Вторыми входам! элементов И де! 351 ТО!1 ГРyнПЫ 13ЫХОJЕЫ КОТОРОЙ ЯВЛЯЮТ сН Выходами четвертой группы устройства,с тли чающ ее сятемчто ! 3 с f (JJIf tn увез(ичения быстродействия, ус гройство содержит второй H третий элем«нты ИЛ!И, четв«рть!й и г!Ятый эле— меliть! И, первый второй и третий выхог,»1 >этОБОГО Е(е!!>ифр;1т(эра сОед ill(?ны с первым, вторым и Tpетьим входами второl o эл«M«í Tа ИЛИ, Выход которого соединен с первым >зходом четвертого эл«!(!11T11 11, вторые входы четвертого 1.l п5!то ГО эзl("I р.нтов И соед!Ее>э вы с пя тым Бf!E;.Eãòoì распр«делителя импульli(ipi3Lli. !!ход H5iTc) I o элем(нта И с «(;tiflt(31! с ffoðnûì Б»txoil0>1 второгÎ p o l1«Tðn, Выходы чс тв ерто го и пятого эз!«Мснто>3 И (.оединены с входами третьеi" 0 эл«."!Сн га 1!1111, Гыхоц которого соединен с ВХОДОМ сброса трс(т!.«го регистра. меl!т 11, п«рвый и >зторой счетчик, 31!«мент памяти 11 первый элемент ИЛИ, информацио!!»ые входы первого регист)эа 57 f! !15ii!3TC H 13 ХОДа ми 1 1?Упп»! (1 TPОЙст е> а Z ир»з 13!E5t!(>ëttJt! Вход и е!313(? Гo р (=Гист р,:. с: «д>н!ен с 13! !кодо 1 енс.ратора 0,:!11!!О !!tf:.х >з> !>у->ьooii первый Вход ко— тoрэ»О и псpnый вход распренелителя 1!миу, !»с ОБ 5>Б !Яются входом устройства, Бт01>с и вход генератора о;>и»очных l мпул! (Ов и Второй Бхоц распредели— 1 с,!я zt .1п »!т1,с 0>з 00(iдиЕ! еflf с Б»гх(эт>ом лс. !1!тс>3я -!а«то -u, f.ход лс лителя час— .. Оты с(э(LLzt>to и с выходом г«не ратора им ул>.-ов, выходы пс р>зого регистра oo(ëèIteftû с входамп tl(pBÎI дешифратора, первый и Второй >зыхоцы которого (. (3 (1;Ez»t « it»t с пер>эыми и Вторыми Вход(и::! элементов 11 первой группы, а TP T11! БЬIХО 1, С !!РГЭ!,Ь> Б ОЛО".1 НТСЭРО ! O Р « (ИСТP n ft T(5P0 Ë Р ХО КОТ(>PO rn с 0«линев с е!(ргэым >зыхо 10t pR(пр(?т(3311!— ТС ;!Я ИМ>1",ЛЕ «013 13 ТОPO!i БЫХОД КОТОРО ГО с0 Рлине и с .! p åò ü >lмll входами -3 ttpi t(lн— то!3 И первой группы, !3ы;(i>111 .э. (меll— т(> !! первой l ру,!пы с»:..-.t!ftñ и»! с Бхо— 1108428 дами группы третьего регистра, выход которого соединен с первыми входами элементов И второй — шестой групп, третий выход распределителя импульсов соединен с первым входом первого элемента И, вторыми входами элементов И третьей группы, первыми входами элементов И седьмой группы и вторыми входами элементов И второй группы, третьи входы элементов И второй группы соединены с первым входом второго регистра, второй выход второго регистра соединен с третьими входами элементов И третьей группы, вторыми входами элементов И седьмой группы, вторым входом первого элемен та И и первым входом второго элемента И, третий выход второго регистра соединен с вторым входом второго элемента И, четвертыми входами элементов И третьей группы и третьими входами элементов И седьмой группы, четвертый выход распределителя импульсов соединен с третьим входом второго элемента И, четвертый выход второго регистра соединен с третьим входом первого элемента И, выходы элементов И третьей группы являются выходами первой группы устройства, выход первого элемента И соединен со счетным входом первого счетчика, выходы которого соединены с входами второго дешифратора, первый и второй выход которого соединены с вторыми входами элементов И четвертой и пятой групп, третий выход второго дешифратора соединен с первыми входами элементов И шестой и восьмой групп и входами элемента памяти, выход которого соединен с вторым входом третьего элемента И, вход сброса первого счетчика, первые входы элементов И девятой группы и первый вход первого элемента ИЛИ соединены с выходом третьего элемента И, второй вход первого элемента ИЛИ соединен с выходом второго элемента И, счетный вход второго счетчика соединен с выходами элементов И второй группы, а вход сброса — с выходом первого элемента ИЛИ, выход второго счетчика соединен с четвертыми входами элементов H седьмой группы и вторыми входами элементов И восьмой группы, выходы элементов И седьмой с группы И являются выходами второй группы устрой<.тва, выходы элементов И восьмой i руппы — выходами третьей группы устр<)Й< шва выходя! эл<.ментов И четвертой — шестой групп соединены с входами четвертого регистра, выход которого соединен с вторыми входами элементов И девятой группы, выходы которой являются выходами четвертой группы устройства С21. Недостатком и.вестного устройства является невысокое быстродействие 10 при загрузке управляющей памяти. Цель изобретения — повышение бысгродействия при загрузке управляющей памяти, осуществляемой по частям, если эти части содержат нулевую ин15 формацию. Поставленная цель достигается тем, что в устройство для ввода информации, содержащее генератор импульсов, первый, второй, третий и четвертый 20 регистры, генератор одиночных импульсов, распределитель импульсов, первый и второй дешифраторы, с первой по девятую группы элементов И, первь:й, второй и третий элементы И, пер25 вый и второй счетчик, элемент памяти и первый элемент ИЛИ, информационные входы первого регистра являются входами группы устройства, управляющий вход первого регистра соединен с выдр ходом генератора одиночных импульсов, первый вход которого и первый вход распределителя импульсов являются входом устройства, второй вход генератора одиночных импульсов и второй вход распределителя импульсов соединены с выходом делителя частоты, вход делителя частоты соединен с вьгходом генератора импульсов, выходы первого регистра соединены с входами первого дешифратора, первый и второй выходы которого соединены с первыми и вторыми входами элементов И первой группы, а третий выход соединен с первым входом второго регистра, второй вход которого соединен с первым выходом распределителя импульсов, второй выход которого соединен с третьими входами элементов И первой группы, выходы элементов И первой группы соединены с вхоцами группы третьего регистра, выход которого соединен с первыми входами элементов И второй, третьей, четвертой, пятой и шестой групп, третий выход распределителя 55 импульсов соединен с первым входом первого элемента И, вторыми входами элементов И третьей группы, первыми входами элементов И седьмой группы и вторыми входами элементов И второй 1108428 l0 сов соединен с третьим входом второ- 15 го элемента И и первым входом третьеРО второго дешифратора, первый и второй Р 30 вольно. Ввод в оперативнуfo память. В первом фекле с первой группы входов 2 на регистр 1 поступает признак оперативной памяти. Одновременно на генератор 3 и распределитель импульсов 5 с первого входа устройства 4 поступает синхроимпульс. Импульс с выхода генератора 3 разрешает запись в регистр 1. По первому такту распределителя импульсов 5 дешифратор 8 анализирует состояние регистра 1 и устанавливаеT первый р» ряд регистра 10 группы, третьи входы элементов И второй группы соединены с первым выходом второго регистра, второй выход второго регистра соединен с третьими входами элементов И третьей группы, вторыми входами элементов И седьмой группы, вторым входом первого эле— мента И и первым входом зторого элемента И, третий выход второго регистра соединен с вторым входом второго элемента И, четвертыми входами элементов И третьей группы, и третьими входами элементов И седьмой группы, четвертый выход распределителя импуль го элемента И, четвертый выход второro регистра соединен с третьим входом первого элемента И, выходы эле— ментов И третьей группы являются выходами первой группы устройства, выход первого элемента И соединен со счетным входом первого счетчика, вы— ходы которого соединены с входами выходы которого соединены с вторыми входами элементов И четвертой и пя— той групп, третий выход второго дешифратора соединен с первыми входами элементов И шестой и восьмой групп и входом элемента памяти, выход которого соединен с вторым входом третьеro элемента И, вход сброса первого счетчика, первые входы элементов И девятой группы и первый вход первого элемента ИЛИ соединены с выходом третьего элемента И, второй вход первого элемента ИЛИ соединен с выходом второго элемента И, счетный вход второго счетчика соединен с выходами элементов И второй группы, а вход сброса соединен с выходом первого элемента ИЛИ, выход второго счетчика соединен с четвертыми входами элементов И седьмой группы, вторыми вхо45 дами элементов И восьмой группы, выходы элементов И седьмой группы являются выходами второй группы устройства, выходы элементов И восьмой группы являются выходами третьей группы устройства, выходы элементов И чет— вертой, пятой и шестой групп соединены с входами четвертого регистра, выход которого соединен с вторыми вхо ами элементов И девятой группы, д ) выходы которой являются выходами чет-вертой группы устройства, дополнительно введены второй и третий элементы ИЛИ, четвертый и пятый элементы И, первый, второй и Tp(.òèé выходы второго дешифратора соединены с пер— вым, вторым и третьим входами второ— го элемента ИЛИ, выход которого соединен с первым входом четвертого эле— мента И, вторые входы четвертого и пятого элементов И соединены с пятым выходом распределителя импульсов, первый вход пятого элемента И соединен с первым выходом второго регистра, выходы четвертого и пятого элементов И соединены с входами третьего элемента ИЛИ выход которого соединен с входом сброса третьего регистра. На чертеже представлена структурная схема устройства. Устройство содержит первый регистр 1, шину данных устройства 2, генератор одиночных импульсов 3, синхровход ус тр ойс тва 4, распределит ель импульсов 5 „делитель частоты 6, ге— нератор импульсов 7, первый дешифратор 8, первую группу элементов И 9, второй 10 и третий 11 регистры, вторую 12, третью 13, четвертую 14, пятую 15 и шестую 16 группу элементов И, первый элемент И 17, седьмую группу элементов И 18, второй 19 и третий 20 элементы И, выходные шины 21 в оперативную память, первый счет чик 22, второй дешифратор 23, восьмую группу элементов И 24, элемент памяти 25, девятую группу элементов И 26, первый элемент ИЛИ 27, второй счетчик 28, выходные шины 29 в оперативную память, выходные шины 30 в управляющую память, четвертый регистр 31, выходные шины 32 в управляющую память, второй элемент ИЛИ 33, четвертый 34 и пятый 35 элементы И, третий элемент ИЛИ 36, Устройство работает следующим образом. Ввод информации производится с клавиатуры либо автоматически посим— 1108428 и еди)ИI 1íîå состояние. В остальных тактах первс го цикла ничего не происходит. ВО втором — пятом циклах осуществляется ввод адресного слова. В каждом цикле по первому такту ден)»»фратор 8 вырабатывает сигнал отсутств«я и«форма ции, разрешающий перезапись четырех младших разрядов из регистра 1 в регистр 11 по второму такту. В шестом цикле на регистр 1 поступает признак передачи адреса. В первом такте второй разряд регистра 10 устанавливается в единичное состояние. Передача четырех младших разрядов регистра 1 через группу элементов И 9 в младшие разряды ре— гистра 11 производится ва втором такте каждого цикла. ввода адресного или информационного слова при наличии сигнала отсутствия служебной информации, поступающего с выхода дешифратора 8 на второй вход группы элементов И 9. Регистр 11 выполнен сдвигающим в сторону старших разрядов )а четыре позиции. В третьем так25 те шестого ))èêëà группа элементов И 12 переписывает сформированное в предыдущих «иклах адресное слово из регистра 11 в счетчик 28. В четвертом такте шестого никла второй раз- ЗО ряд регистра 10 устанавливается в нулевое состояние. В ttocategy»()t))E)x восьми циклах производится ввод информационнога слова. B пятнадцатол) цикле вводится признак записи. В первом З5 такте пятнадцатого цикла дешифратор 8 производит анализ содержимого регистра 11 и т1)(:т«й разряд регистра 10 устанавливается в единичное сос— таяние. В третьем такте производит в 40 ся передача адресного и информацион— ного слова через группу элементов И 18, 13 через выходные шины устройст ва в оперативную память. В четвертом такте элемент И 19 формирует сигнал 45 модификации адреса, который через элемент И 26 поступает на второй вх(:д счетчика 8. После этогo третий разряд регистра 10 устанавливается в нулевое состояние. Ввод адреснога gp и tlap»)o) инфгрмац«о«ного слова )aкон 1(ll В llo(Jt(., (ующих jf< вят«циклах ВВОДИТСЯ ВТОРО< IIНфОР )ац«ОНII()<1 (. tо13(> И Т, 1. Ввод )3 уира в.-! >3H>II)yt(пал»ять. уира вв ля н>lца я 1)с)! )ят» и»I((т ра:3p R)3)I c;< т ь в трн ра 1(1 б(.1).н)ун (п ра гивной, 11(т Ол)у УП))11 В))Я Ioli, ((t 1«В . В l ОДИ 1 С Я t)< > )а(Т Я. каждая из которых сопровождается приз наком записи. В первом слове все три части полноразрядные, во втором слове полноразрядная только первая часть, вторая и третья нулевые. Ввод каждой части первого слова осуществляется в той же последовательности, что и при вводе в оперативную память, В первом цикле вводится признак управляющей памяти, в первом такте дешифратор 8 анализирует состояние регистра 1 и устанавливает в единичное состояние четвертый разряд регистра 10. В последующих двенадцати циклах вводится адресное слово и первая часть информационного слова. Порядок работы в этих циклах такой же, как и при вводе в оперативную память. В четырнадцатом цикле вводится признак записи. В первом также дешифратор 8 анализирует состояние регистра 1 и устанавливает в единичное состояние третий разряд регистра 10. В третьем такте сигнал с выхода элемента И 17 устанавливает в единичное состояние счетчик 22. Дешифратор 23 анализирует состояние счетчика 22 и вырабатывает сигнал, поступающий с его первого выхода на группу элементов И 14, на информационный вход которой поступает содержимое регист— ра ll и запоминается регистром 31, В пятом такте элемент И 34 вырабатывает сигнал, который поступает через элемент ИЛИ 36 на вход сброса регистра 11 и устанавливает его в нулевое состояние. В последующих восьми циклах прои.)водится ввод второй части слова управ.)яющей памяти. При вводе второго признака записи состояние счет ика 22 увеличивается на единицу. Нри этом сигнал с второго выхода дешифратора 23 управляет передачей информации с регистра 11 через группу элементов И 15 на регистр 31. Сигнал с выхода дешифратора 23 через элемент ИЛИ 33 поступает на элемент И 34, который по пятому такту уста— навливает в нулевое состояние регистр 11. С двадцать четвертого по тридцать ttppBbtEI це)кл прОи. )водится ввод третьей части, которая запоминается регистром 11. С приходом третьего признака записи содержимое счетчика 22 увел«чивается на единиUó, Сигнал с третьего выходы дешифратора 23 устанавливает в еди»)ичное состояние элемент памяти 25 tt управ1 I 08428 ИШИПИ Вака з 86. t/34 Тираж 6 Э9 По писн е Я филиал ППП "Патент, г.Ужгород, ул,Проектная, 4 ляет передачей содержимого регистра 11 через группу И 16 на регистр 31, разрядность которого в три раза боль. ше разрядности регистра 11. Одновременно сигнал с третьего выхода дешифратора 23 поступает через элемент ИЛИ 33 на элемент И 34. В четвертом такте элемент И 20 выра".атывает сигнал модификации адреса с.четчика 28 и производит передачу информационно- 10 го слова через группу элементов И 26 в управляющую память. В пятом такте производится установка в нулевое сос тояние регистра 11 сигналом, поступающим с выхода элемента И 34. На этом BRo„ I первого информационного слова в управляющую память заканчивается. Все три части имеют значащие сивмолы,в том числе и ноль. Рассмотрим ввод управляющего слова, когда вторая и третья часть содержат нулевые значения . При этом производится ввод первой части указанным способом и с приходом симво11 tI ла Запись 3 в пятом такте регистр 11 устанвливается в нулевое состояние. Вторая часть не вводится, а поступает второй признак записи. По третьему такту нулевое содержимое регистра 11 переписывается в регистр 31, а в пятом такте нулевое состояние регистра 11 подтверждается. Третья часть вводится как вторая, т.е, за второй записью следует третья.
