Преобразователь двоичного сигнала в квазитроичный сигнал

 

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО СИГНАЛА В КВАЗИТРОИЧНЫЙ СИГНАЛ, содержащий два элемента И, выходы которых через соответствующие формирователи однополярньк импульсов подключены к входам блока объединения двух потоков однополярньк импульсов, выход которого является выходом преобразователя, отличающийся тем, что, с целью повьппения помехозащищенности квазитроичного сигнала в условиях воздействия переходной помехи, в него введены сумматор по модулю два, два триггера со счетным входом, инвертор и реверсивный счетчик, счетный вход которого объединен с первыми входами первого и второго элементов И, входом инвертора и является входом преобразователя, при этом выход инвертора через первый триггер со счетным входом подключен к первому входу сумматора по моду-пю два, к второму входу которого через второй триггер со счетным входом подключен выход переноса реверсивного счетчика, к входу управления которого, а также i к второму входу первого элемента И подключен прямой выход сумматора по (Л модулю два, инверсный выход которого подключен к второму входу второго .элемента И. ю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК э{Бр Н 04 L 3/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3562354/18-09 (22) 04.03.83 (46) 23.08.84. Бюл. Ф 31 (72) В.А.Шувалов (53) 621.394.14(088.8) (56) 1. Авторское свидетельство СССР

Ф 640435, кл. Н 04 L 3/02, 1978. .2. Патент США И - 3. 149.232, кл. 340-347, 1964 (прототип). (54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО

СИГНАЛА В КВАЗИТРОИЧНЫЙ СИГНАЛ, содержащий два элемента И, выходы которых через соответствующие формирователи однополярных импульсов подключены к входам блока объединения двух потоков однополярных импульсов, выход которого является выходом преобразователя, отличающийся тем, что, с целью повьппения помехозащищенности

I кваэитроичного сигнала в условиях

„.Я0„„11 926 А воздействия переходной помехи, в него введены сумматор по модулю два, два триггера со счетным входом, инвертор и реверсивный счетчик, счетный вход которого объединен с первыми входами первого и второго элементов И, входом инвертора и является входом преобразователя, при этом выход инвертора через первый триггер со счетным входом подключен к первому входу сумматора по модулю два, к второму входу которого через второй триггер со счетным входом подключен выход переноса реверсивного счетчика, к входу управления которого, а также к второму входу первого элемента И подключен прямой выход сумматора по модулю два, инверсный выход которого подключен к второму входу второго .элемента И.

11099

Изобретение относится к электросвязи, в частности к цифровым системам передачи (ЦСП), использующим кабельные линии или линии других типов, оборудованные регенераторами ква- 5 зитроичнага сигнала с самахранираванием.

В таких системах исходный двоичный сигнал (ИДС) для передачи по линии преобразуется (кодируется) в сбалансированный квазитроичный сигнал, ко торый возможно передавать без искажений через разделительные цепи (например, трансформаторы), которые неизбежно имеются в линии передачи, а после передачи производится обратное преобразование квазитроичного сигнала (декодирование) в двоичный сигнал.

Сбалансированный квазитроичный сигнал представляет собой последовательность различным образом чередую- щихся положительных, отрицательных и нулевых посылок, причем положительные и отрицательные посылки представляют собой прямоугольные импульсы одинаковой амплитуды. Закон чередования положительных и отрицательных посылок в сбалансированном квазитроичном сигнале обеспечивает равенство нулю всех составляющих .энер30 гетического спектра на нулевой частоте (т. е. отсутствие постоянной составляющей и подавление нижних частот спектра), что и позволяет передавать его без искажений через разделительные цепи.

Кроме того, энергетический спектр балансного квазитроичного сигнала обращается в нуль также и на частотах, кратных тактовой частоте этого сигнала.

Известен преобразователь двоичного сигнала в квазитроичный сигнал, содержащий два элемента задержки, формирователь квазитроичного кода и счетчик, а также синхронный комму45 татар, входы которого соединены с выходами элементов задержки, а выход синхронного коммутатора подключен к первым входам формирователя квазитроичного кода и счетчика, второй вход которого соединен с входом первого элемента задержки, при этом выход счетчика подключен к второму входу формирователя квазитроичного кода и входу второго элемента задерж- 5 ки (11.

Недостатком преобразователя является то, что энергетический спектр

26 его квазитроичного сигнала обращается в нуль только на крайних частотах полосы частот от нулевой частоты до частоты, равной тактовой частоте, нигде не обращаясь в нуль внутри этой полосы частот. Эта особенность спектра квазитроичных сигналов не позволяет практически достичь наивысшей теоретической помехозащищенности при приеме этих сигналов.

Наиболее близким к изобретению является преобразователь двоичного сигнала в квазитроичный сигнал, содержащий два элемента И, выходы кото; рых через соответствующие формирователи однапалярных импульсов подключены к входам блока объединения двух потоков однапалярных импульсов, выход которого является выходом преобразователя (2).

Однако известный преобразователь обладает низкой помехозащищенностью квазитроичного сигнала в условиях воздействия переходной помехи.

Цель изобретения — повышение помехозащищенности квазитроичнаго сигна- ° ла в условиях воздействия переходной

t помехи. !

Для достижения поставленной цели в преобразователь двоичного сигнала в квазитроичный сигнал, содержащий два элемента И, выходы которых через соответствующие формирователи однаполярных импульсов подключены к входам блока объединения двух потоков однополярных импульсов, выход которого является выходом преобразователя, введены сумматор по модулю два, два триггера со счетным входом, инвертор и реверсивный счетчик, счетный вход которого объединен с первыми входами первого и второго элементов И, входом инвертора и является входом преобразователя, при этом выход инвертора через первый триггер со счетным входом подключен к первому входу сумматора по модулю два, к второму входу которого через второй триггер со счетным входом подключен выход переноса реверсивного счетчика, к входу управления которого, а также к второму входу первого элемента И подключен прямой выход сумматора по модулю два, инверсный выход которого подключен к второму входу второго элемента И.

На фиг. 1 представлена структурная электрическая схема предлагаемо.

1109926

55 го преобразователя, на фиг. 2 — временные диаграммы его работы.

Преобразователь содержит инвертор 1, реверсивный счетчик 2, триггеры 3 и 4 со счетным входом, сумма- 5 тор 5 по модулю дна, элементы И 6 и 7, формирователи 8 и 9 однополярных импульсов и блок 10 объединения двух потоков однополярных импульсов.

Преобразователь работает следующим образом.

Импульсы исходного двоичного сигнала (фиг. 2à) длительностью Т (Ттактовый интервал исходного двоичного сигнала) поступают на вход инвертора 1 и одновременно на первые входы элементов И 6 и 7 и счетный вход реверсивного счетчика 2, который должен быть выполнен с четным модулем счета. С выхода инвертора 1 инвертированный входной сигнал (фиг. 28) поступает на счетный вход первого триггера 3 со счетным входом (который может быть выполнен в виде синхронного триггера, момент переключения 25 которого определяется сигналом тактовой частоты), этот триггер переключает. ся в конце каждого тактового интервала, на котором имеется единичная посылка сигнала на выходе инвертора 1, З0 т.е. нулевая посылка исходного двоичного сигнала, и его выходной сигнал (фиг. 26) поступает на первый вход сумматора 5 по модулю два. Реверсивный счетчик 2 считает единичные по- З5 сылки исходного двоичного сигнала, прибавляя каждый раз единицу к предыдующему значению своего внутреннего сигнала (фиг. 2X), при единичном значении сигнала (фиг. 2ж) на его вхо-40 де управления, или вычитая каждый раз единицу от предыдущего значения своего внутреннего сигнала (фиг, 2 q), при нулевом значении сигнала (фиг.29.

При достижении любого крайнего сос- 45 тояния (N = >2) реверсивный счетчик 2 выдает на своем выходе переноса единичную посылку сигнала (фиг.2g).

Реверсивный счетчик 2 может быть выполнен в виде синхронного реверсивного счетчика, момент переключения которого определяется сигналом тактовой частоты. Сигнал (фиг. 2q) с выхода переноса реверсивного счетчика 2 поступает на счетный вход второго триггера 4 со счетным входом, который также может быть выполнен в виде синхронного триггера, момент переключения которого определяется сигналом тактовой частоты. Этот триггер переключается в конце каждого тактового интервала, на котором имеется единичная посылка сигнала переноса (фиг. 2g) и с его выхода сигнал (фиг. 2e) поступает на второй вход сумматора 5 по модулю два. Двоичный выходной сигнал на прямом выходе сумматора 5 по модулю два (фиг.2f, принимает значение "1" (высокий потенциал) в том случае, если íà его входах имеются различные значения сигналов, т.е. "0" и "1" или "t" и "0". Если на двух входах сумматора 5 по модулю два имеются одинако11 11 вые значения сигналов, т . е . 0 и

"0 " или " 1 " и " 1 ", то сигнал н а прямом выходе сумматора 5 по модулю два принимает значение " 0 " (н из к ий по тенциал ) . Сигнал (фи г . 2 3 ) н а инверсном выходе сумматора 5 п о модулю два всегда противоположен сигналу н а прямом выходе сумматора 5 по модулю два, т . е . значение " 1 " сигнала н а ин версн ом выходе сумматора 5 по модулю два всегда совпадает со значением " 0 " сигнала н а прямом выходе сумматора 5 по модулю дв а и наоборот, следов ательно, сигнал (фиг . 2 .1 ) изменяется одновременно с сигналом (фи г . 2 ) .

Сигналы с прямого и инверсного выходов сумматора 5 по модулю дв а поступают на вторые входы соотве т ств енно первого и второго элементов И 6 и 7, а сигнал с прямого выхода сумматора 5 по модулю дв а, кроме того, поступает н а вход управления ре в ерсивн о го счетчика .

Следовательно, на выход первого элемента И 6 проходят (фи г . 2 й) те импульсы исходного двоичного сигн ала, которые совпадают со значением

" 1 " сигнала н а прямом выходе сумматора 5 по модулю два, а н а выход второго элемента И 7 проходят (фиг . 2 К ) те импульсы исходного двоичного сигнала, которые с ов падают со значением

"0 " сигнала н а прямом выходе сумматора 5 по модулю два . Сигнал с прямого выхода сумматора 5 по модулю дв а управляет направлением счета р еве рсив ного счетчика 2 . Импульсы сигн алов (фиг.2 и,к) далее поступают на входы формирователей 8 и 9 однополярных импульсов соответственно. Каждый формирователь однополярных импульсов в ответ на каждый импульс на его входе формирует на своем выходе прямоугольный импульс длительS 11099 ностью 0,5 Т, жестко привязанный по своему временному положению к определенному месту в пределах тактового интервала (например, расположенный строго в его первой половине). С целью обеспечения необходимых параметров импульсов формирователя в нем обычно используется сигнал тактовой частоты (т.ч.), который поступает от синхрогенератора, общего с источником исходного двоичного сигнала, и имеет вид меандра с длительностью полупериодов 0,5 Т. Однополярные сигналы (фиг. 2 1 и фиг. 2 ) образующиеся на выходах формирователей 8 и 9, однополярных (положительных) импульсов, объединяются в блоке 10 объединения двух потоков однополярных импульсов в один квазитроичный сигнал (фиг. 2K). Блок 10 может быть пас--20 сивным устройством, например, он может представлять собой двухтактовый трансформатор, в этом случае формирователи 8 и 9 однополярных импульсов должны обеспечивать на выходах необходимые амплитуды (мощности) импульсов, которые проходят на выход блока 10 объединения двух потоков однополярных импульсов. Однако в общем случае блок 10 может содержать и усилители мощности сигналов, причем эти усилители могут работать как в линейном, так и в ключевом режимах.

Очевидно, когда импульсы входного исходного двоичного сигнала проходят

35 на выход первого элемента И 6, тогда в сигнале на выходе блока 10 объединения двух потоков однополяр» ых импульсов появляются положительные импульсы, а когда импульсы исходного дискретного сигнала проходят на выход второго элемента И 7, тогда в выходном сигнале появляются отрицательные . импульсы, причем одновременно с изменением полярности импульсов выходного сигнала изменяется и направление счета реверсивного счетчика 2. Управление полярностью импульсов выходного сигнала и направлением счета реверсивного счетчика 2 происходит с помо50 щью выходного сигнала сумматора 5 по модулю два. Изменение этого сигнала (фиг. 2ж) происходит в одном из следующих двух случаев. Во-первых, реверсивный счетчик 2 достигает одного из крайних состояний, а на его вы- 5 ходе появляется нечетное число импульсов сигнала переноса (тактовые ин-тервалы 4, 8, 17, 22, 28 на фиг.2), 26 вследствие чего изменяется значение . сигнала (фиг. 2 ) на втором входе сумматора 5 по модулю два (А). Вовторых, в исходном двоичном сигнале (фиг. 2 а) появляется нечетное число нулевых посылок подряд (тактовые интервалы 13 и 20 (фиг. 2), вследствие чего изменяется значение сигнала (фиг. 26) на первом входе сумматора 5 по модулю два (Б).

Очевидно, что изменение направления счета реверсивного счетчика 2 по причине (A) приводит к тому, что цифровая сумма, выходной сигнал, определяемая выражением

M (<,) — а; где О.„. = +I, если на 1 -м тактовом интервале имеется положительный импульс (выходного сигнала), Q» = -1, если на » -м тактовом интервале имеется отрицательный импульс; о»;= О, если на » -м тактовом интервале нет импульса (нулевая посылка выходного сигнала), оказывается ограниченной, причем в отличие от известного устройства,поскольку диапазон счета реверсивного счетчика »»о = 4, (Я jf. (» 1 . (2)

Таким образом, в выходном сигнале не может накапливаться преобладание положительных или отрицательных импульсов, т.е. выходной сигнал преоб- разователя является сбалансированным, и, следовательно, его энергетический спектр должен быть равен нулю на нулевой частоте (отсутствие постоянной составляющей) и на частотах, кратных тактовой частоте этого сигнала, что и подтверждается расчетом спектра.

Изменение направления счета реверсивного счетчика 2 по причине (Б) приводит к тому, что импульсы выходного сигнала, разделенные нечетньм числом нулевых посылок; имеют различные знаки. Такая закономерность чередования знаков посылок ведет к тому, что,кроме описанных особенностей, энергетический спектр выходного сигнала преобразователя имеет нулевые значения на частотах =(2.к I ) — 1-, К = 0,1,2.. причем в полосе частот Π— + энерГгия выходного сигнала сосредоточена в нижней части этой полосы.

1109926

Таким образом, предложенный преобразователь двоичного сигнала в квазитроичный сигнал обеспечивает повышение помехозащищенности квазитроичного сигРедактор О.Юрковецкая

Заказ 6103/43 Тираж 635

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r Ужгород, ул.Проектная, 4

ИДС

Ц нала в условиях воздействия переходной помехи на ближнем конце в симметричном кабеле путем концентрации энергии этого сигнала в нижней части полосы частот.

Составитель Г.Лерантович

Техред Т.Фанта Корректор О. Тигор